ZHCSUB0C January   2024  – October 2026 AWR2544

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 相关产品
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明 - 数字
    4. 6.4 信号说明 - 模拟
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  上电小时数 (POH)
    4. 7.4  建议运行条件
    5. 7.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 7.5.1 OTP 电子保险丝编程的建议运行条件
      2. 7.5.2 硬件要求
      3. 7.5.3 对硬件保修的影响
    6. 7.6  电源规格
    7. 7.7  功耗摘要
    8. 7.8  射频规格
    9. 7.9  热阻特性
    10. 7.10 电源时序和复位时序
    11. 7.11 输入时钟和振荡器
      1. 7.11.1 时钟规格
    12. 7.12 外设信息
      1. 7.12.1 QSPI 闪存存储器外设
        1. 7.12.1.1 QSPI 时序条件
        2. 7.12.1.2 QSPI 时序要求#GUID-C38B9713-DC57-4B3B-8AFF-A79AF70E5A5A/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C#GUID-C38B9713-DC57-4B3B-8AFF-A79AF70E5A5A/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 7.12.1.3 QSPI 开关特性#GUID-D1480E86-4079-4A44-A68A-26C2D9F4506B/T4362547-64#GUID-D1480E86-4079-4A44-A68A-26C2D9F4506B/T4362547-65
      2. 7.12.2 多缓冲/标准串行外设接口 (MibSPI)
        1. 7.12.2.1 MibSPI 外设说明
        2. 7.12.2.2 MibSPI 发送和接收 RAM 组织结构
          1. 7.12.2.2.1 SPI 时序条件
          2. 7.12.2.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入）#GUID-3DD8619F-41DB-47CF-9AF7-5916CFF97E61/T4362547-236#GUID-3DD8619F-41DB-47CF-9AF7-5916CFF97E61/T4362547-237#GUID-3DD8619F-41DB-47CF-9AF7-5916CFF97E61/T4362547-238
          3. 7.12.2.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入）#GUID-220CE6B8-D17E-48AF-BF69-AAEC97D55C95/T4362547-244#GUID-220CE6B8-D17E-48AF-BF69-AAEC97D55C95/T4362547-245#GUID-220CE6B8-D17E-48AF-BF69-AAEC97D55C95/T4362547-246
        3. 7.12.2.3 SPI 外设模式 I/O 时序
          1. 7.12.2.3.1 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出）#GUID-BF2B230C-8F03-4C6A-A240-6DFD0CEC87C8/T4362547-70#GUID-BF2B230C-8F03-4C6A-A240-6DFD0CEC87C8/T4362547-71#GUID-BF2B230C-8F03-4C6A-A240-6DFD0CEC87C8/T4362547-73
      3. 7.12.3 以太网交换机 (RGMII/RMII/MII) 外设
        1. 7.12.3.1  RGMII/RMII/MII 时序条件
        2. 7.12.3.2  RGMII 发送时钟开关特性
        3. 7.12.3.3  RGMII 发送数据和控制开关特性
        4. 7.12.3.4  RGMII 接收时钟时序要求
        5. 7.12.3.5  RGMII RX 和 TX 时序图
        6. 7.12.3.6  RGMII 接收数据和控制时序要求
        7. 7.12.3.7  RMII 发送时钟开关特性
        8. 7.12.3.8  RMII 发送数据和控制开关特性
        9. 7.12.3.9  RMII 接收时钟时序要求
        10. 7.12.3.10 RMII 接收数据和控制时序要求
        11. 7.12.3.11 MII 发送开关特性
        12. 7.12.3.12 MII 接收时钟时序要求
        13. 7.12.3.13 MII 接收时序要求
        14. 7.12.3.14 MII 发送时钟时序要求
        15. 7.12.3.15 MDIO 接口时序
      4. 7.12.4 LVDS 仪表和测量外设
        1. 7.12.4.1 LVDS 接口配置
        2. 7.12.4.2 LVDS 接口时序
      5. 7.12.5 UART 外设
        1. 7.12.5.1 SCI 时序要求
      6. 7.12.6 内部集成电路接口 (I2C)
        1. 7.12.6.1 I2C 时序要求#GUID-5F6D5D17-1161-44B3-ABD1-283215937B93/T4362547-185
      7. 7.12.7 增强型脉宽调制器 (ePWM)
      8. 7.12.8 通用输入/输出
        1. 7.12.8.1 输出时序的开关特性和负载电容间的关系 (CL)#GUID-918A19D2-41ED-481C-96AE-E1C69B8B3446/T4362547-45#GUID-918A19D2-41ED-481C-96AE-E1C69B8B3446/T4362547-50
    13. 7.13 仿真和调试
      1. 7.13.1 仿真和调试说明
      2. 7.13.2 JTAG 接口
        1. 7.13.2.1 IEEE 1149.1 JTAG 的时序要求
        2. 7.13.2.2 IEEE 1149.1 JTAG 的开关特性
      3. 7.13.3 ETM 跟踪接口
        1. 7.13.3.1 ETM 跟踪时序要求
        2. 7.13.3.2 ETM 跟踪开关特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 子系统
      1. 8.3.1 射频 (RF) 和模拟子系统
        1. 8.3.1.1 射频时钟子系统
        2. 8.3.1.2 发送子系统
        3. 8.3.1.3 接收子系统
      2. 8.3.2 处理器子系统
      3. 8.3.3 汽车接口
    4. 8.4 其他子系统
      1. 8.4.1 硬件加速器子系统
      2. 8.4.2 安全性 – 硬件安全模块
      3. 8.4.3 用于用户应用的 ADC 通道（服务）
  10. 9 监控和诊断
    1. 9.1 监测和诊断机制
  11. 10应用、实现和布局
    1. 10.1 应用信息
    2. 10.2 短距离和中距离雷达
    3. 10.3 参考原理图
  12. 11器件和文档支持
    1. 11.1 器件支持
    2. 11.2 器件命名规则
    3. 11.3 工具与软件
    4. 11.4 文档支持
    5. 11.5 支持资源
    6. 11.6 商标
    7. 11.7 静电放电警告
    8. 11.8 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
  • AMQ|248
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3 信号说明 - 数字

备注： 器件的所有数字 IO 引脚（NERROR_OUT 和 WARM_RESET 除外）都是非失效防护的；因此，需要注意的是，如果器件没有 VIO 电源，则不能从外部驱动这些引脚。
备注： 无法确保电源斜坡期间的 GPIO 状态。如果 GPIO 用于 GPIO 状态至关重要的应用中，即使 NRESET 为低电平，也应使用三态缓冲器将 GPIO 输出与雷达器件隔离，并使用拉电阻来定义应用中所需的状态。发送到雷达器件的 NRESET 信号可用于控制三态缓冲器的输出使能 (OE)。
功能 信号名称 引脚类型 说明 焊球编号
SPI 接口 MSS_MIBSPIB_CLK O SPI 通道 B - 时钟

R1、T7
MSS_MIBSPIB_SDO O SPI 通道 B - 串行数据输出

T3
MSS_MIBSPIB_SDI I SPI 通道 B - 串行数据输入

U2
MSS_MIBSPIB_CS0 O SPI 通道 B - 片选 0

T1、T6
MSS_MIBSPIB_CS1 O SPI 通道 B - 片选 1

U3、U4、T2
MSS_MIBSPIB_CS2 O PI 通道 B - 片选 2

T2、U7
UART (MSS) MSS_UARTA_RX I 主子系统 - UART A 接收（用于闪存编程）

P1、A10、A11、B8、R1
MSS_UARTA_TX IO 主子系统 - UART A 发送（用于闪存编程）

R2、A6、A16、B7、P2、T1
MSS_UARTB_TX IO 主子系统 - UART B 发送

P2、A8、A16、B4、B6、N17、R1、R2、T1、T4
MSS_UARTB_RX I 主子系统 - UART B 接收

A11、C17、P1、U16
用于串行闪存的 QSPI MSS_QSPI_0 IO QSPI 数据线 #0（与串行数据闪存一起使用）

U8
MSS_QSPI_1 I QSPI 数据线 #1（与串行数据闪存一起使用）

U7
MSS_QSPI_2 I QSPI 数据线 #2（与串行数据闪存一起使用）

U6
MSS_QSPI_3 I QSPI 数据线 #3（与串行数据闪存一起使用）

T5
MSS_QSPI_CLK IO QSPI 时钟（与串行数据闪存一起使用）

T7
MSS_QSPI_CS O QSPI 片选（与串行数据闪存一起使用）

T6
I2C 接口 MSS_I2C_SCL IO I2C 时钟

R12、A10、A11、U2
MSS_I2C_SDA IO I2C 数据

T12、A6、A16、T3
RS232 UART MSS_RS232_RX IO 调试 UART（作为总线主器件运行）- 接收信号

A11
MSS_RS232_TX IO 调试 UART（作为总线主器件运行）- 发送信号

A16
PWM 模块 MSS_EPWMA0 O PWM 模块 1 - 输出 A0

A9、A16、B9、M17、T3
MSS_EPWMA1 O PWM 模块 1 - 输出 A1

A16、B10、B11、U5、T13
MSS_EPWMA_SYNCI I PWM 模块 1 - 同步输入

U4
MSS_EPWMA_SYNCO O PWM 模块 1 - 同步输出 A7、B11
MSS_EPWMB0 O PWM 模块 2 - 输出 B0

A7、A11、A16、B10、T2、U2、U5、U16
MSS_EPWMB1 O PWM 模块 2 - 输出 B1

A8、A11、T2、T12
MSS_EPWMB_SYNCI I PWM 模块 2 - 同步输入

B9、P2
MSS_EPWMB_SYNCO O PWM 模块 2 - 同步输出

A7
MSS_EPWMC0 O PWM 模块 3 - 输出 C0

A11、B18、N17、R1
MSS_EPWMC1 O PWM 模块 3 - 输出 C1

A17、R12
MSS_EPWMC_SYNCI I PWM 模块 3 - 同步输入

A10
MSS_EPWMC_SYNCO O PWM 模块 3 - 同步输出

B11
MSS_EPWM_TZ0 I PWM 模块跳变信号 0

A17、T4
MSS_EPWM_TZ1 I PWM 模块跳变信号 1

B18、U4
MSS_EPWM_TZ2 I PWM 模块跳变信号 2

A8、U5
RGMII/RMII/MII 以太网 MSS_MII_COL I

MSS 以太网 MII 冲突检测

T13
MSS_MII_CRS I

MSS 以太网 MII 载波侦听

T12
MSS_MII_RXER I MSS 以太网 MII 接收错误

R12
MSS_MII_TXEN O MSS 以太网 MII 发送使能

M17
MSS_MII_RXDV I

MSS 以太网 MII 接收数据有效

U16
MSS_MII_TXD3 O MSS 以太网 MII 发送数据 3

N17
MSS_MII_TXD2 O MSS 以太网 MII 发送数据 2

T18
MSS_MII_TXD1

O

 MSS 以太网 MII 发送数据 1

P17
MSS_MII_TXD0 O MSS 以太网 MII 发送数据 0

R17
MSS_MII_TXCLK I MSS 以太网 MII 发送时钟

T17
MSS_MII_RXCLK I MSS 以太网 MII 接收时钟

U15
MSS_MII_RXD3 I MSS 以太网 MII 接收数据 3

U17
MSS_MII_RXD2 I MSS 以太网 MII 接收数据 2

R16
MSS_MII_RXD1 I MSS 以太网 MII 接收数据 1

T16
MSS_MII_RXD0 I MSS 以太网 MII 接收数据 0

T15
MSS_RMII_REFCLK IO MSS 以太网 RMII 时钟输入

T13
MSS_RMII_CRS_DV I

MSS 以太网 RMII 载波侦听/接收数据有效

T12
MSS_RMII_RXER I MSS 以太网 RMII 接收错误

R12
MSS_RMII_TXEN O MSS 以太网 RMII 发送使能

M17
MSS_RMII_TXD1 O MSS 以太网 RMII 发送数据 1

P17
MSS_RMII_TXD0 O MSS 以太网 RMII 发送数据 0

R17
MSS_RMII_RXD1 I MSS 以太网 MII 接收数据 1

T16
MSS_RMII_RXD0 I MSS 以太网 MII 接收数据 0

T15
MSS_RGMII_TCTL O MSS 以太网 RGMII 发送控制

M17
MSS_RGMII_RCTL I MSS 以太网 RGMII 接收控制

U16
MSS_RGMII_TD3 O MSS 以太网 RGMII 发送数据 3

N17
MSS_RGMII_TD2 O MSS 以太网 RGMII 发送数据 2

T18
MSS_RGMII_TD1 O MSS 以太网 RGMII 发送数据 1

P17
MSS_RGMII_TD0 O MSS 以太网 RGMII 发送数据 0

R17
MSS_RGMII_TCLK O MSS 以太网 RGMII 发送时钟

T17
MSS_RGMII_RCLK I MSS 以太网 RGMII 接收时钟

U15
MSS_RGMII_RD3 I MSS 以太网 RGMII 接收数据 3

U17
MSS_RGMII_RD2 I MSS 以太网 RGMII 接收数据 2

R16
MSS_RGMII_RD1 I MSS 以太网 RGMII 接收数据 1

T16
MSS_RGMII_RD0 I MSS 以太网 RGMII 接收数据 0

T15
MSS_MDIO_DATA IO MSS 以太网管理数据输入/输出数据

T14
MSS_MDIO_CLK O MSS 以太网管理数据输入/输出时钟

U14
MSS_CPTS0_TS_SYNC O 以太网时间戳同步输出

P1
MSS_CPTS0_HW2TSPUSH I 以太网硬件时间戳输入引脚

A8、A17、R2
MSS_CPTS0_HW1TSPUSH I 以太网硬件时间戳输入引脚

A7、B18
跟踪信号 TRACE_DATA_0 O 调试跟踪输出 - 数据线

A6
TRACE_DATA_1 O 调试跟踪输出 - 数据线

A10
TRACE_DATA_2 O 调试跟踪输出 - 数据线

B9
TRACE_DATA_3 O 调试跟踪输出 - 数据线

B11
TRACE_DATA_4 O 调试跟踪输出 - 数据线

A7
TRACE_DATA_5 O 调试跟踪输出 - 数据线

A8
TRACE_DATA_6 O 调试跟踪输出 - 数据线

B18
TRACE_DATA_7 O 调试跟踪输出 - 数据线

A17
TRACE_CLK O 调试跟踪输出 - 时钟

A9
TRACE_CTL O 调试跟踪输出 - 控制

B10
通用 I/O MSS_GPIO_0 IO 通用 I/O

U5、A10、P2
MSS_GPIO_1 IO 通用 I/O

U4、B9
MSS_GPIO_2 IO 通用 I/O

T4、B11
MSS_GPIO_3 IO 通用 I/O

A7
MSS_GPIO_4 IO 通用 I/O

A8、T1
MSS_GPIO_5 IO 通用 I/O

B18、R1
MSS_GPIO_6 IO 通用 I/O

A17、T6
MSS_GPIO_7 IO 通用 I/O

T7
MSS_GPIO_8 IO 通用 I/O

B9、P1、U8
MSS_GPIO_9 IO 通用 I/O

B11、R2、U7
MSS_GPIO_10 IO 通用 I/O

B18、U6
MSS_GPIO_11 IO 通用 I/O

A17、T5
MSS_GPIO_12 IO 通用 I/O

P1、U2
MSS_GPIO_13 IO 通用 I/O

R2、U5
MSS_GPIO_14 IO 通用 I/O

A16
MSS_GPIO_15 IO 通用 I/O

A11
MSS_GPIO_16 IO 通用 I/O

U4
MSS_GPIO_17 IO 通用 I/O

T13、B6
MSS_GPIO_18 IO 通用 I/O

B5、T12
MSS_GPIO_19 IO 通用 I/O

R12
MSS_GPIO_20 IO 通用 I/O

M17
MSS_GPIO_21 IO 通用 I/O

U16、T3
MSS_GPIO_22 IO 通用 I/O

N17、U2
MSS_GPIO_23 IO 通用 I/O

B8、T18
MSS_GPIO_24 IO 通用 I/O

A17、B7、P17
MSS_GPIO_25 IO 通用 I/O

A9、B18、R17
MSS_GPIO_26 IO 通用 I/O

A8、T4、T17
MSS_GPIO_27 IO 通用 I/O

A7、B10、U15
MSS_GPIO_28 IO 通用 I/O

B11、C17、U17
MSS_GPIO_29 IO 通用 I/O

B9、R16、T2
MSS_GPIO_30 IO 通用 I/O

A10、T14、T16
MSS_GPIO_31 IO 通用 I/O

A6、P2、T15、U14
线性调频脉冲/帧信号 ADC_VALID O 高电平时，表示 ADC 采样有效

A7、B9、B11、C17、T5、U3、U6
CHIRP_START O 指示每个线性调频脉冲开始的脉冲信号

B9、B10、B11、B18、T4
CHIRP_END O 指示每个线性调频脉冲结束的脉冲信号

A17、B9、B10、B11、T4
FRAME_START O 指示每帧开始的脉冲信号

A9、B9、B10、B11、T4
LVDS_VALID LVDS_VALID O 高电平时，表示 LVDS 数据有效

A9、A16、B10、P2、T2、T4、U4
外部时钟输出 MCU_CLKOUT O 输出到外部 MCU 或处理器的可编程时钟

A9
PMIC_CLKOUT O PMIC 器件的输出时钟

B10、T4、U5
系统同步 HW_SYNCIN I 低频同步信号输入

C17
SYNC_OUT O 低频同步信号输出

C17、T2、T4、U4
时钟输出 OBS_CLKOUT O 调试时钟输出

A9、B10
RCOSC_CLK O 调试时钟输出

T2
参考时钟 XREF_CLK0 I 外部基准输入时钟 0

A8
XREF_CLK1 I 外部基准输入时钟 1

A7
JTAG TCK I JTAG 测试时钟

B6
TMS IO JTAG 测试模式信号

B5
TDI I JTAG 测试数据输入

B8
TDO O JTAG 测试数据输出

B7
UART (BSS) BSS_UARTA_TX O 调试 UART 发送 [雷达模块]

B18、A16、A11、B5、B7、R1、T1、U4
BSS_UARTA_RX I 调试 UART 接收 [雷达模块]

A9、B6
复位 WARM_RESET IO 开漏失效防护热复位信号。可从 PMIC 驱动以进行诊断，也可用作器件正在进行复位的状态信号。

B17
安全 NERROR_OUT O 开漏失效防护输出信号。连接到 PMIC/处理器/MCU 以指示发生了一些严重的临界故障。将通过复位进行恢复。

D17
通电检测 SOP[0] I SOP 引脚由外部驱动（弱驱动），毫米波器件在启动期间检测这些引脚的状态以决定启动模式。启动后，相同的引脚具有其他功能。
  • [SOP2 SOP1 SOP0] = [0 0 1] -> 功能 QSPI 负载模式
  • [SOP2 SOP1 SOP0] = [1 0 1] -> UART 负载模式
  • [SOP2 SOP1 SOP0] = [0 1 1] -> 调试和开发模式
  • [SOP2 SOP1 SOP0] = [1 1 0] -> 用于客户密钥配置的 JTAG 负载模式
以下 SOP 引脚配置有助于确定基准晶体频率
  • [SOP4 SOP3] = [0 0] -> 40MHz
  • [SOP4 SOP3] = [1 1] -> 50MHz

B7
SOP[1] I

T2
SOP[2] I

B10
SOP[3] I

P2
SOP[4] I

R2
CSI2/LVDS CSI2_TXM0/LVDS_TXM0 O CSI2/LVDS 发送器，差分数据输出，通道 0

K17

CSI2_TXP0/LVDS_TXP0

 O

K18

CSI2_TXM4/LVDS_CLKM

 O CSI2/LVDS 差分时钟

L17
CSI2_TXP4/LVDS_CLKP O

L18
CSI2_CLKM/CSI2_TXM2/LVDS_FRCLKM O CSI2/LVDS 差分帧时钟

F17
CSI2_CLKP/CSI2_TXP2/LVDS_FRCLKMP O

F18

CSI2_TXM1/LVDS_TXM1

O

 CSI2/LVDS 发送器，差分数据输出，通道 1

J17

CSI2_TXP1/LVDS_TXP1

O

J18

CSI2_TXM3

0

CSI2 发送器 - 差分数据输出

G17

CSI2_TXP3

0

 CSI2 发送器 - 差分数据输出

G18