ZHCSFO6B November   2016  – May 2026 ADS8900B , ADS8902B , ADS8904B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 LDO 模块
      2. 6.3.2 基准缓冲器模块
      3. 6.3.3 转换器模块
        1. 6.3.3.1 采样保持电路
        2. 6.3.3.2 内部振荡器
        3. 6.3.3.3 ADC 传递函数
      4. 6.3.4 接口模块
    4. 6.4 器件功能模式
      1. 6.4.1 RST 状态
      2. 6.4.2 ACQ 状态
      3. 6.4.3 CNV 状态
    5. 6.5 编程
      1. 6.5.1 输出数据字
      2. 6.5.2 数据传输帧
      3. 6.5.3 交错式转换周期和数据传输帧
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 传统 SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 具有总线宽度选项的 SPI 兼容协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 采用 SRC 协议的输出时钟源选项
            2. 6.5.4.2.3.2 采用 SRC 协议的总线宽度选项
            3. 6.5.4.2.3.3 采用 SRC 协议的输出数据速率选项
      5. 6.5.5 器件设置
        1. 6.5.5.1 单个器件：所有 multiSPI 选项
        2. 6.5.5.2 单个器件：标准 SPI 接口的最小引脚数
        3. 6.5.5.3 多个器件：菊花链拓扑
        4. 6.5.5.4 多个器件：星型拓扑
  8. 7 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 PD_CNTL 寄存器（地址 = 04h）[复位 = 00h]
      2. 7.1.2 SDI_CNTL 寄存器（地址 = 008h）[复位 = 00h]
      3. 7.1.3 SDO_CNTL 寄存器（地址 = 0Ch）[复位 = 00h]
      4. 7.1.4 DATA_CNTL 寄存器（地址 = 010h）[复位 = 00h]
      5. 7.1.5 PATN_LSB 寄存器（地址 = 014h）[复位 = 00h]
      6. 7.1.6 PATN_MID 寄存器（地址 = 015h）[复位 = 00h]
      7. 7.1.7 PATN_MSB 寄存器（地址 = 016h）[复位 = 00h]
      8. 7.1.8 OFST_CAL 寄存器（地址 = 020h）[复位 = 00h]
      9. 7.1.9 REF_MRG 寄存器（地址 = 030h）[复位 = 00h]
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 ADC 基准驱动器
      2. 8.1.2 ADC 输入驱动器
        1. 8.1.2.1 电荷反冲滤波器
        2. 8.1.2.2 输入放大器选型
    2. 8.2 典型应用
      1. 8.2.1 使用差分输入实现超低失真和噪声性能的数据采集 (DAQ) 电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 具有 FDA 输入驱动器和单端或差分输入的 DAQ 电路
      3. 8.2.3 设计要求
      4. 8.2.4 详细设计过程
      5. 8.2.5 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
      1. 10.1.1 信号路径
      2. 10.1.2 接地和 PCB 堆叠
      3. 10.1.3 电源去耦
      4. 10.1.4 基准解耦
      5. 10.1.5 差分 输入去耦
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.2 基准缓冲器模块

在 CONVST 上升沿，该器件从 ACQ 状态切换到 CONV 状态，并且根据逐次逼近算法将内部电容器切换到 REFBUFOUT 引脚。转换过程中所需的大部分开关电荷由外部去耦电容 CREFBUF 提供。如果在下一个 CONVST 上升沿之前没有补充 CREFBUF 丢失的电荷，则 REFBUFOUT 引脚上的电压小于 VREFBUFOUT。后续转换发生在这个不同的基准电压下，并导致输出代码中出现比例误差。器件的内部基准缓冲器将 REFBUFOUT 引脚上的电压保持在 VREFBUFOUT 的 0.5LSB 以内。器件的所有性能特性均由内部基准缓冲器和 CREFBUF 及 RESR 的指定值指定。

在突发运行模式下，器件会在 ACQ 状态长时间保持，然后执行突发转换。在采集状态 (ACQ) 期间，采样电容器 (CS) 连接到差分输入引脚，并且不会从 REFBUFOUT 引脚汲取电荷。然而，在第一个转换周期中，从 REFBUFOUT 引脚汲取的电流存在阶跃变化。负载的这种突然变化会触发基准缓冲器中的瞬态稳定响应。对于固定输入电压，转换周期结束时的任何瞬态稳定误差都会导致输出代码在后续转换中发生变化，如图 6-2 所示。当与 CREFBUF 和 RESR 的建议值一起使用时，ADS89xxB 的内部基准缓冲器可将每个转换周期结束时的瞬态稳定误差保持在 0.5LSB 以内。因此，该器件支持突发运行模式，每个转换结果都符合数据表规格。

ADS8900B ADS8902B ADS8904B 采用各种 ADC 基准缓冲器以突发模式运行时的 ADC 输出代码 图 6-2 采用各种 ADC 基准缓冲器以突发模式运行时的 ADC 输出代码

图 6-3 显示了内部基准缓冲器方框图。

ADS8900B ADS8902B ADS8904B 内部基准缓冲器方框图图 6-3 内部基准缓冲器方框图

器件的输入范围是通过施加在 REFIN 引脚上的外部电压 (VREF) 来设置的。REFIN 引脚具有连接到 RVDD 引脚和 GND 引脚的静电放电 (ESD) 保护二极管。对于最小输入失调误差（请参见电气特性 中指定的 E(IO)），请将 REF_SEL[2:0] 位设置为最接近 VREF 的值（请参见 OFST_CAL 寄存器）。

内部基准缓冲器的典型增益为 1 V/V，偏移误差很小（请参阅电气特性 中指定的 V(RO)），并且缓冲器的输出在 REFBUFOUT 引脚和 REFM 引脚之间可用。设置 REF_OFST[4:0] 位以增加或减去有意的偏移电压（请参阅 REF_MRG 寄存器）。

图 6-4 显示了内部基准缓冲器所需的外部连接。

ADS8900B ADS8902B ADS8904B 内部基准缓冲器的外部连接图 6-4 内部基准缓冲器的外部连接

选择 RREF_FLT 和 CREF_FLT 以限制外部基准源的宽带噪声贡献。该器件从 REFIN 引脚（通常为 0.1µA）获取非常小的电流 IREF。但是，此电流会流经 RREF_FLT，并可能导致额外的增益误差。

在外部短接两个 REFBUFOUT 引脚。在外部将两个 REFM 引脚短接至 GND。如图 6-4 所示，将 RESR 和 CREFBUF（请参阅电气特性）组合放置在 REFBUFOUT 引脚和 REFM 引脚之间，并尽可能靠近器件。有关布局建议，请参阅布局 部分。