ZHCSFO6B November   2016  – May 2026 ADS8900B , ADS8902B , ADS8904B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 LDO 模块
      2. 6.3.2 基准缓冲器模块
      3. 6.3.3 转换器模块
        1. 6.3.3.1 采样保持电路
        2. 6.3.3.2 内部振荡器
        3. 6.3.3.3 ADC 传递函数
      4. 6.3.4 接口模块
    4. 6.4 器件功能模式
      1. 6.4.1 RST 状态
      2. 6.4.2 ACQ 状态
      3. 6.4.3 CNV 状态
    5. 6.5 编程
      1. 6.5.1 输出数据字
      2. 6.5.2 数据传输帧
      3. 6.5.3 交错式转换周期和数据传输帧
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 传统 SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 具有总线宽度选项的 SPI 兼容协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 采用 SRC 协议的输出时钟源选项
            2. 6.5.4.2.3.2 采用 SRC 协议的总线宽度选项
            3. 6.5.4.2.3.3 采用 SRC 协议的输出数据速率选项
      5. 6.5.5 器件设置
        1. 6.5.5.1 单个器件：所有 multiSPI 选项
        2. 6.5.5.2 单个器件：标准 SPI 接口的最小引脚数
        3. 6.5.5.3 多个器件：菊花链拓扑
        4. 6.5.5.4 多个器件：星型拓扑
  8. 7 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 PD_CNTL 寄存器（地址 = 04h）[复位 = 00h]
      2. 7.1.2 SDI_CNTL 寄存器（地址 = 008h）[复位 = 00h]
      3. 7.1.3 SDO_CNTL 寄存器（地址 = 0Ch）[复位 = 00h]
      4. 7.1.4 DATA_CNTL 寄存器（地址 = 010h）[复位 = 00h]
      5. 7.1.5 PATN_LSB 寄存器（地址 = 014h）[复位 = 00h]
      6. 7.1.6 PATN_MID 寄存器（地址 = 015h）[复位 = 00h]
      7. 7.1.7 PATN_MSB 寄存器（地址 = 016h）[复位 = 00h]
      8. 7.1.8 OFST_CAL 寄存器（地址 = 020h）[复位 = 00h]
      9. 7.1.9 REF_MRG 寄存器（地址 = 030h）[复位 = 00h]
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 ADC 基准驱动器
      2. 8.1.2 ADC 输入驱动器
        1. 8.1.2.1 电荷反冲滤波器
        2. 8.1.2.2 输入放大器选型
    2. 8.2 典型应用
      1. 8.2.1 使用差分输入实现超低失真和噪声性能的数据采集 (DAQ) 电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 具有 FDA 输入驱动器和单端或差分输入的 DAQ 电路
      3. 8.2.3 设计要求
      4. 8.2.4 详细设计过程
      5. 8.2.5 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
      1. 10.1.1 信号路径
      2. 10.1.2 接地和 PCB 堆叠
      3. 10.1.3 电源去耦
      4. 10.1.4 基准解耦
      5. 10.1.5 差分 输入去耦
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.2.2 输入放大器选型

输入放大器的选择标准在很大程度上取决于数据采集系统的输入信号类型和性能目标。在选择合适的放大器来驱动 ADC 输入时，需要考虑的一些关键放大器规格包括：

  • 小信号带宽。在满足系统的功率预算后，选择尽可能高的输入放大器小信号带宽。较高的带宽可降低放大器的闭环输出阻抗，从而使放大器能够更轻松地驱动 ADC 输入端的 ADC 采样保持电容器和 RC 滤波器（电荷反冲滤波器）。在驱动电荷反冲滤波器的容性负载时，更高带宽的放大器可提供更快的稳定时间，从而减少较高输入频率下的谐波失真。为了保持输入驱动器电路的整体稳定性，请选择具有单位增益带宽 (UGB) 的放大器，如方程式 16 中所述：
    方程式 16. ADS8900B ADS8902B ADS8904B
  • 失真。ADC 和输入驱动器在数据采集块中引入失真。如方程式 17 中所示，为了确保数据采集系统的失真性能不受前端电路的限制，输入驱动器的失真必须至少比 ADC 失真小 10dB。
    方程式 17. ADS8900B ADS8902B ADS8904B
  • 噪声。前端放大器的噪声影响必须尽可能低，以防止系统的 SNR 性能下降。通常情况下，为了确保数据采集系统的噪声性能不受前端电路的限制，来自前端电路的总噪声影响必须保持在 ADC 输入基准噪声的 20% 以下。通过设计低截止频率电荷反冲滤波器，可对输入驱动电路产生的噪声进行带限处理，如方程式 18 中所述。
    方程式 18. ADS8900B ADS8902B ADS8904B

    其中：

    • V1 / f_AMP_PP 是峰值间闪烁噪声，单位为 μV
    • en_RMS 是放大器宽带噪声密度，单位为 nV/√Hz
    • f–3dB 是电荷反冲滤波器的 3dB 带宽
    • NG 是前端电路在缓冲器配置中等于 1 的噪声增益
  • 趋稳时间对于多路复用应用中常见的具有快速瞬变的直流信号，输入信号必须在采集时间窗口内在器件输入处稳定在 20 位精度范围内。此条件对于保持 ADC 的整体线性性能至关重要。通常，放大器数据表指定的输出稳定性能仅高达 0.1% 至 0.001%，这对于所需的 20 位精度是不够的。因此，在选择放大器之前，请务必通过 TINA-TI SPICE 仿真验证输入驱动器的稳定行为。