ZHDS251C October   2008  – May 2026 ADS61B29 , ADS61B49

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1. 4.1 引脚配置和功能（LVDS 模式）— ADS61B49 和 ADS61B29
    2. 4.2 引脚配置和功能（CMOS 模式）— ADS61B49 和 ADS61B29
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  建议运行条件
    3. 5.3  电气特性 — ADS61B49 和 ADS61B29
    4. 5.4  电气特性 — ADS61B49 和 ADS61B29
    5. 5.5  电气特性 — ADS61B49 和 ADS61B29
    6. 5.6  数字特性 — ADS61B49 和 ADS61B29
    7. 5.7  时序要求 — LVDS 和 CMOS 模式
    8. 5.8  典型特性 - ADS61B49
    9. 5.9  典型特性 - ADS61B29
    10. 5.10 典型特性 — 通用图（ADS61B49/61B29 均适用）
    11. 5.11 等值线图 — ADS61B49/ADS61B29
    12. 5.12 等值线图 — ADS61B49
    13. 5.13 等值线图 — ADS61B29
  7. 6 详细说明
    1. 6.1 功能方框图
      1. 6.1.1 ADS61B29 方框图
      2. 6.1.2 ADS61B49 方框图
    2. 6.2 特性说明
      1. 6.2.1 器件配置
      2. 6.2.2 仅限并行配置
      3. 6.2.3 仅串行接口配置
      4. 6.2.4 同时使用串行接口和并行控制的配置
      5. 6.2.5 并行引脚说明
      6. 6.2.6 串行接口
        1. 6.2.6.1 寄存器初始化
      7. 6.2.7 串行接口时序特性
      8. 6.2.8 串行寄存器读数
      9. 6.2.9 复位时序
    3. 6.3 串行寄存器映射
      1. 6.3.1 串行寄存器说明
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  工作原理
      2. 7.1.2  模拟输入
        1. 7.1.2.1 驱动电路要求
        2. 7.1.2.2 驱动电路
        3. 7.1.2.3 输入共模
      3. 7.1.3  参考
      4. 7.1.4  时钟输入
      5. 7.1.5  精细增益控制
      6. 7.1.6  偏移校正
      7. 7.1.7  断电
        1. 7.1.7.1 全局断电
        2. 7.1.7.2 待机
        3. 7.1.7.3 输出缓冲器禁用
        4. 7.1.7.4 输入时钟停止
      8. 7.1.8  电源序列
      9. 7.1.9  数字输出信息
        1. 7.1.9.1 输出接口
        2. 7.1.9.2 DDR LVDS 输出
        3. 7.1.9.3 LVDS 缓冲器
        4. 7.1.9.4 并行 CMOS 接口
        5. 7.1.9.5 输出缓冲器强度可编程性
        6. 7.1.9.6 CMOS 接口功率耗散
        7. 7.1.9.7 输出数据格式
      10. 7.1.10 电路板设计注意事项
        1. 7.1.10.1 接地
        2. 7.1.10.2 电源去耦
        3. 7.1.10.3 外露焊盘
      11. 7.1.11 规范的定义
  9. 8 器件和文档支持
    1. 8.1 第三方产品免责声明
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1.11 规范的定义

模拟带宽 — 基频功率相对于低频值而降低 3dB 时的模拟输入频率。

孔径延迟 — 输入采样时钟的上升沿到发生采样的实际时间之间的时间延迟。该延迟将因通道而异。最大变化规定为孔径延迟变化（通道间）。

孔径延迟（抖动）— 孔径延迟的样本间变化。

时钟脉冲宽度/占空比 — 时钟信号的占空比是时钟信号保持逻辑高电平的时间（时钟脉冲宽度）与时钟信号的周期之比。占空比通常以百分比表示。理想的差分正弦波时钟会产生 50% 的占空比。

最大转换率 — 提供认证操作的最大采样率。除非另有说明，否则所有参数测试均以该采样率执行。

最小转换率 — ADC 正常工作时的最小采样率。

微分非线性 (DNL) — 理想的 ADC 在模拟输入值相隔恰好 1LSB 时表现出代码转换。DNL 是任何单个步进相对于此理想值的偏差，以 LSB 为单位测得。

积分非线性 (INL) — INL 是 ADC 传递函数相对于通过该传递函数的最小二乘曲线拟合确定的理想拟合线的偏差，以 LSB 为单位测得。

增益误差 — 增益误差是 ADC 实际输入满量程范围与其理想值的偏差。增益误差以理想输入满量程范围的百分比表示。增益误差有两个组成部分：基准不准确性导致的误差和通道导致的误差。这两个误差被单独指定为 EGREF 和 EGCHAN。

对于一阶近似，总增益误差为 ETOTAL ~ EGREF + EGCHAN。

例如，如果 ETOTAL = ±0.5%，则满量程输入会在 (1-0.5/100) x FSideal 到 (1 + 0.5/100) x FSideal 之间变化。

偏移误差 — 偏移误差是实际平均空闲通道输出码与 ADC 理想平均空闲通道输出码之间的差值（以 LSB 数量表示）。此数量通常映射为 mV。

温漂 — 温漂系数（相对于增益误差和偏移误差）指定参数从 TMIN 到 TMAX 的每摄氏度变化。计算方法是：将 TMIN 到 TMAX 范围内参数的最大偏差除以 TMAX–TMIN 差值。

信噪比 — SNR 是基频功率 (PS) 与噪底功率 (PN) 的比值，不包括直流和前九次谐波的功率。

方程式 1. ADS61B29 ADS61B49

当基频的绝对功率用作基准时，SNR 以 dBc（相对于载波的分贝数）为单位；当基频功率被外推至转换器满量程范围时，则以 dBFS（相对于满量程的分贝数）为单位。

信噪比和失真比 (SINAD) — SINAD 是指基频功率 (PS) 与所有其他频谱分量（包括噪声 (PN) 和失真 (PD)，但不包括 dc）的功率的比值。

方程式 2. ADS61B29 ADS61B49

当基频的绝对功率用作基准时，SINAD 以 dBc（相对于载波的分贝数）为单位；当基频功率被外推至转换器满量程范围时，则以 dBFS（相对于满量程的分贝数）为单位。

有效位数 (ENOB) — ENOB 用于衡量转换器相对于理论限值（基于量化噪声）的性能。

方程式 3. ADS61B29 ADS61B49

总谐波失真 (THD) — THD 是指基频功率 (PS) 与前九次谐波的功率 (PD) 的比值。

方程式 4. ADS61B29 ADS61B49

THD 通常以 dBc（相对于载波的分贝数）为单位。

无杂散动态范围 (SFDR) — 基频功率与最高其他频谱分量（杂散或谐波）的功率的比值。SFDR 通常以 dBc（相对于载波的分贝数）为单位。

双音互调失真 — IMD3 是基频功率（在频率 f1 和 f2 上）与频率 2f1–f2 或 2f2–f1 上最差频谱分量的功率的比值。当基频的绝对功率用作基准时，IMD3 以 dBc（相对于载波的分贝数）为单位；当基频功率被外推至转换器满量程范围时，IMD3 以 dBFS（相对于满量程的分贝数）为单位。

直流电源抑制比 (DC PSRR) — 直流 PSSR 是偏移误差变化与模拟电源电压变化之比。直流 PSRR 通常以 mV/V 为单位。

交流电源抑制比 (AC PSRR) — 交流 PSRR 是 ADC 抑制电源电压变化的量度。如果 ΔVSUP 是电源电压的变化，而 ΔVOUT 是 ADC 输出代码的结果变化（以输入为基准），则

方程式 5. ADS61B29 ADS61B49

电压过载恢复 — 在模拟输入过载后恢复到小于 1% 误差所需的时钟周期数。尝试方法是：分别施加具有 6dB 正负过载的正弦波信号。记下过载后前几个样本（与其预期值）的偏差。

共模抑制比 (CMRR) — CMRR 是对 ADC 抑制模拟输入共模变化的度量。如果 ΔVCM_IN 是输入引脚共模电压的变化，而 ΔVOUT 是 ADC 输出代码的结果变化（以输入为基准），则

方程式 6. ADS61B29 ADS61B49

串扰（仅适用于多通道 ADC）— 这是来自相邻通道的信号内部耦合到目标通道的量度。它分别指定用于与紧邻通道（近通道）耦合，以及与跨封装通道（远通道）耦合。测量方法通常是在相邻通道中施加满量程信号。串扰是耦合信号的功率（在目标通道的输出端测得）与施加在相邻通道输入端的信号功率的比值。通常以 dBc 表示。