ZHDS251C October   2008  – May 2026 ADS61B29 , ADS61B49

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1. 4.1 引脚配置和功能（LVDS 模式）— ADS61B49 和 ADS61B29
    2. 4.2 引脚配置和功能（CMOS 模式）— ADS61B49 和 ADS61B29
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  建议运行条件
    3. 5.3  电气特性 — ADS61B49 和 ADS61B29
    4. 5.4  电气特性 — ADS61B49 和 ADS61B29
    5. 5.5  电气特性 — ADS61B49 和 ADS61B29
    6. 5.6  数字特性 — ADS61B49 和 ADS61B29
    7. 5.7  时序要求 — LVDS 和 CMOS 模式
    8. 5.8  典型特性 - ADS61B49
    9. 5.9  典型特性 - ADS61B29
    10. 5.10 典型特性 — 通用图（ADS61B49/61B29 均适用）
    11. 5.11 等值线图 — ADS61B49/ADS61B29
    12. 5.12 等值线图 — ADS61B49
    13. 5.13 等值线图 — ADS61B29
  7. 6 详细说明
    1. 6.1 功能方框图
      1. 6.1.1 ADS61B29 方框图
      2. 6.1.2 ADS61B49 方框图
    2. 6.2 特性说明
      1. 6.2.1 器件配置
      2. 6.2.2 仅限并行配置
      3. 6.2.3 仅串行接口配置
      4. 6.2.4 同时使用串行接口和并行控制的配置
      5. 6.2.5 并行引脚说明
      6. 6.2.6 串行接口
        1. 6.2.6.1 寄存器初始化
      7. 6.2.7 串行接口时序特性
      8. 6.2.8 串行寄存器读数
      9. 6.2.9 复位时序
    3. 6.3 串行寄存器映射
      1. 6.3.1 串行寄存器说明
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  工作原理
      2. 7.1.2  模拟输入
        1. 7.1.2.1 驱动电路要求
        2. 7.1.2.2 驱动电路
        3. 7.1.2.3 输入共模
      3. 7.1.3  参考
      4. 7.1.4  时钟输入
      5. 7.1.5  精细增益控制
      6. 7.1.6  偏移校正
      7. 7.1.7  断电
        1. 7.1.7.1 全局断电
        2. 7.1.7.2 待机
        3. 7.1.7.3 输出缓冲器禁用
        4. 7.1.7.4 输入时钟停止
      8. 7.1.8  电源序列
      9. 7.1.9  数字输出信息
        1. 7.1.9.1 输出接口
        2. 7.1.9.2 DDR LVDS 输出
        3. 7.1.9.3 LVDS 缓冲器
        4. 7.1.9.4 并行 CMOS 接口
        5. 7.1.9.5 输出缓冲器强度可编程性
        6. 7.1.9.6 CMOS 接口功率耗散
        7. 7.1.9.7 输出数据格式
      10. 7.1.10 电路板设计注意事项
        1. 7.1.10.1 接地
        2. 7.1.10.2 电源去耦
        3. 7.1.10.3 外露焊盘
      11. 7.1.11 规范的定义
  9. 8 器件和文档支持
    1. 8.1 第三方产品免责声明
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.9 典型特性 - ADS61B29

所有图均为以下测量条件：25°C，AVDD = 3.3V，DRVDD = 1.8V，最大额定采样频率，正弦波输入时钟。1.5VPP 差分时钟振幅，50% 时钟占空比，–1DBFS 差分模拟输入，内部基准模式，0dB 增益，LVDS 输出接口（除非另有说明）

ADS61B29 ADS61B49 20MHz 输入信号的 FFT图 5-24 20MHz 输入信号的 FFT
ADS61B29 ADS61B49 170MHz 输入信号的 FFT图 5-26 170MHz 输入信号的 FFT
ADS61B29 ADS61B49 双音输入信号的 FFT (IMD)图 5-28 双音输入信号的 FFT (IMD)
ADS61B29 ADS61B49 SFDR 与输入频率间的关系图 5-30 SFDR 与输入频率间的关系
ADS61B29 ADS61B49 SFDR 与输入频率和内部增益间的关系图 5-32 SFDR 与输入频率和内部增益间的关系
ADS61B29 ADS61B49 性能与输入幅度间的关系图 5-34 性能与输入幅度间的关系
ADS61B29 ADS61B49 SFDR 与温度和 AVDD 间的关系图 5-36 SFDR 与温度和 AVDD 间的关系
ADS61B29 ADS61B49 SNR 与温度和 AVDD 间的关系图 5-38 SNR 与温度和 AVDD 间的关系
ADS61B29 ADS61B49 性能与输入时钟幅度间的关系图 5-40 性能与输入时钟幅度间的关系
ADS61B29 ADS61B49 输出噪声柱状图图 5-42 输出噪声柱状图
ADS61B29 ADS61B49 65MHz 输入信号的 FFT图 5-25 65MHz 输入信号的 FFT
ADS61B29 ADS61B49 300MHz 输入信号的 FFT图 5-27 300MHz 输入信号的 FFT
ADS61B29 ADS61B49 双音输入信号的 FFT (IMD)图 5-29 双音输入信号的 FFT (IMD)
ADS61B29 ADS61B49 SNR 与输入频率间的关系图 5-31 SNR 与输入频率间的关系
ADS61B29 ADS61B49 SINAD 与输入频率和内部增益间的关系图 5-33 SINAD 与输入频率和内部增益间的关系
ADS61B29 ADS61B49 性能与输入共模电压间的关系图 5-35 性能与输入共模电压间的关系
ADS61B29 ADS61B49 SFDR 与温度和 DRVDD 间的关系图 5-37 SFDR 与温度和 DRVDD 间的关系
ADS61B29 ADS61B49 SNR 与温度和 DRVDD 间的关系图 5-39 SNR 与温度和 DRVDD 间的关系
ADS61B29 ADS61B49 性能与输入时钟占空比间的关系图 5-41 性能与输入时钟占空比间的关系