ZHCUB40 june   2023 AM6442

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1  AM6442 微处理器
      2. 2.3.2  DP83867 千兆位以太网物理收发器
      3. 2.3.3  DP83TD510E 单线对以太网物理收发器
      4. 2.3.4  MSPM0G1107 微控制器
      5. 2.3.5  LMK1C1106 6 通道输出 LVCMOS 1.8V 缓冲器
      6. 2.3.6  LMK6C 低抖动、高性能、体声波 (BAW) 固定频率 LVCMOS 振荡器
      7. 2.3.7  TLVM13630 高密度、3V 至 36V 输入、1V 至 6V 输出、3A 降压电源模块
      8. 2.3.8  LM74700-Q1 反极性保护理想二极管
      9. 2.3.9  TPS62825A 同步直流/直流降压转换器
      10. 2.3.10 LMR36006 超小型同步降压转换器
      11. 2.3.11 TLV62568A 具有强制 PWM 的高效降压转换器
  9. 3系统设计原理
    1. 3.1 电源子系统
    2. 3.2 AM6442 模块上系统子系统
    3. 3.3 以太网子系统
    4. 3.4 数据线供电 (PoDL) 子系统
    5. 3.5 附加子系统
      1. 3.5.1 USB 3.1 接口
      2. 3.5.2 Micro SD 卡接口
      3. 3.5.3 SimpleLink CC3301 Wi-Fi 6 和低功耗 Bluetooth BoosterPack 接口
      4. 3.5.4 AM6442 UART 接口
  10. 4硬件、软件、测试要求和测试结果
    1. 4.1 硬件要求
      1. 4.1.1 电路板接口
        1. 4.1.1.1 引导开关配置
        2. 4.1.1.2 启动参考设计
    2. 4.2 软件要求
      1. 4.2.1 PoDL PSE 协议编程
      2. 4.2.2 使用 U-Boot 和 Linux 创建 SD 卡映像
    3. 4.3 测试装置和过程
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 材料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  12. 6关于作者

3.3 以太网子系统

该参考设计中有两个以太网子系统。一个子系统包含四个 DP83TD510E 以太网 PHY，支持单线对以太网。第二个子系统包含一个 DP83867 器件，支持用于云连接的千兆位以太网，请参阅图 3-5。

GUID-20230511-SS0I-P3CD-TCFT-CJ7N1TTWDKMF-low.svg图 3-5 网关板上的以太网子系统和时钟

全部五个 PHY 的 MAC 至以太网 PHY 连接都通过 RGMII 实现的。RGMII 可用于 1000Mbps 速度以及 10Mbps 速度。MAC 支持在 RGMII 时钟线上以适当的速度向以太网 PHY 发送数据。

五个 MAC 集成到 AM6442 微处理器中。五个 MAC 中有四个位于工业通信子系统 (ICSS) 外设中。第五个 MAC 端口位于 CPSW 外设中。在 Linux 操作系统中，所有 MAC 都可以作为网络接口进行访问。

DP83867 千兆位以太网 PHY 配置为 MDIO 地址 1。RGMII 接口连接到 AM6442 处理器的 CPSW 外设。DP83867 还连接到 CPSW 的 MDIO、MDC 接口。千兆位以太网端口使用标准 RJ45 以太网连接器。RJ45 连接器中的两个 LED 显示 PHY 的链路建立和接收或传输活动状态。

DP83TD510E PHY 配置为使用 MDIO 地址 0 和 1。四个以太网 PHY 中的两个连接到 ICSS0，其余两个器件连接到 ICSS1。两个 PHY 中每一个 PHY 的 MDIO 和 MDC 线都连接到相应的 ICSS0 或 ICSS1 外设。对于 SPE 端口，有两个并联的连接器选项：Phoenix Contact SPE-T1 连接器或 Wurth Electronics 的标准螺丝接线端子。每个 SPE 端口具有三个 LED，用于指示 PHY 链路状态（短距离和长距离）以及接收或传输活动。

在 PHY 的 MDI 路径内，PoDL 耦合到 MDI 路径。

25MHz 时钟源由 25MHz BAW 振荡器 LMK6CE 生成。该 25MHz 时钟被馈送到具有多达 6 个输出的 LMK1C1106 LMCMOS 时钟缓冲器中。这些 25MHz 输出连接到五个以太网 PHY。