ZHCU760 March   2023

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 关键系统规格
  7. 2系统概述
    1. 2.1 设计方框图
    2. 2.2 重点产品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 设计步骤
      1. 2.3.1 多种 JESD204B 同步要求
      2. 2.3.2 时钟树设计
        1. 2.3.2.1 时钟频率规划
        2. 2.3.2.2 时钟树元件
          1. 2.3.2.2.1 时钟基准
          2. 2.3.2.2.2 时钟基准缓冲器
          3. 2.3.2.2.3 时钟分配
          4. 2.3.2.2.4 频率合成
        3. 2.3.2.3 相位延迟调整选项
        4. 2.3.2.4 相位噪声优化
        5. 2.3.2.5 单粒子效应 (SEE) 注意事项
        6. 2.3.2.6 扩展 MIMO 系统的时钟树
      3. 2.3.3 电源管理
        1. 2.3.3.1 电源设计注意事项
        2. 2.3.3.2 耐辐射（防辐射）电源树
          1. 2.3.3.2.1 耐辐射 (RHA) 负载开关
          2. 2.3.3.2.2 耐辐射 (RHA) 直流/直流降压转换器
          3. 2.3.3.2.3 耐辐射 (RHA) 低压降 (LDO) 稳压器
            1. 2.3.3.2.3.1 3.3V 线性稳压器
            2. 2.3.3.2.3.2 4.5V 线性稳压器
        3. 2.3.3.3 过流检测电路
  8. 3硬件和软件入门
    1. 3.1 硬件配置
      1. 3.1.1 时钟板设置
        1. 3.1.1.1 电源
        2. 3.1.1.2 输入基准信号
        3. 3.1.1.3 输入同步信号
        4. 3.1.1.4 输出信号
        5. 3.1.1.5 编程接口
        6. 3.1.1.6 FMC+ 适配器板设置
        7. 3.1.1.7 ADC12DJ3200 EVM 设置
        8. 3.1.1.8 TSW14J57EVM 设置
        9. 3.1.1.9 多通道同步设置
    2. 3.2 软件
      1. 3.2.1 所需软件
      2. 3.2.2 时钟板编程序列
      3. 3.2.3 ADC12DJ3200CVAL EVM 编程序列
      4. 3.2.4 TSW14J57EVM 评估编程序列
  9. 4测试和结果
    1. 4.1 测试设置
    2. 4.2 结果
      1. 4.2.1 相位噪声测量结果
      2. 4.2.2 多通道时钟相位对齐
      3. 4.2.3 信号链性能
      4. 4.2.4 通道间偏斜测量
    3. 4.3 总结与结论
  10. 5设计和文档支持
    1. 5.1 设计支持
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  11. 6关于作者
    1. 6.1 鸣谢

2.3.2.5 单粒子效应 (SEE) 注意事项

在此参考设计中，ADC12DJ3200QML-SP 射频采样 ADC 是时钟树所用于的目标数据转换器。有关单粒子翻转 (SEU) 以及如何处理 SEUS 的更多信息，请参阅 ADCDJ3200QML-SP 数据表：ADC12DJ3200QML-SP 6.4GSPS 单通道或 3.2GSPS 双通道、12 位射频采样模数转换器 (ADC)。

JESD204B 概述了 SYSREF 可以配置为多种不同模式：连续（也称为周期性）模式、间隔周期性模式或一次性脉冲信号模式。连续模式支持连续输出，由于从 SYSREF 到器件时钟的串扰，设计人员有时需要避免这种情况。但是，ADC12DJ3200QML-SP 数据表建议始终使用连续 SYSREF 来快速恢复可能遇到 SEUS 的内部时钟和计数器。

为了尽可能地减少 SYSREF 与器件时钟之间的串扰问题，请将周期设置为足够长，来限制耦合导致的杂散性能下降，但又应足够短，以便在系统要求范围内恢复。SYSREF 有助于发送器 (ADC12DJ3200QML-SP) 和接收器（FPGA 或 ASIC）在 SEU 后恢复。如需更多建议，请参阅 ADC12DJ3200QML-SP 数据表的单粒子翻转 (SEU) 部分。

在该设计中，时钟树中的内核（LMK04832-SP、LMX2615-SP）以及目标数据转换器 (ADC12DJ3200QML-SP) 中没有针对 LET ≥ 80MeV⋅cm2/mg 的单粒子功能中断 (SEFI)。表 2-3 概述了这些器件的辐射性能。

表 2-3 辐射性能总结
参数ADC12DJ3200QML-SPLMK04832-SPLMX2615-SPCDCLVP111-SP
TID LDR 表征 [krad(Si)]

不适用

100

100

75

TID HDR 表征 [krad(Si)]

300

100

100

100

TID RLAT/RHA [krad(Si)]

300

100

100

—

SEL 抗扰度 [MeV⋅cm2/mg]

120

120

120

69.2

SEFI 抗扰度 [MeV⋅cm2/mg]

120

120

120（引脚模式）

—

SEE 表征 [MeV⋅cm2/mg]12012012065.3

有关特定于器件的其他信息，请参阅单粒子效应 (SEE) 报告，这些报告通常会在 TI.com 产品文件夹中提供。