ZHCU760 March   2023

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 关键系统规格
  7. 2系统概述
    1. 2.1 设计方框图
    2. 2.2 重点产品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 设计步骤
      1. 2.3.1 多种 JESD204B 同步要求
      2. 2.3.2 时钟树设计
        1. 2.3.2.1 时钟频率规划
        2. 2.3.2.2 时钟树元件
          1. 2.3.2.2.1 时钟基准
          2. 2.3.2.2.2 时钟基准缓冲器
          3. 2.3.2.2.3 时钟分配
          4. 2.3.2.2.4 频率合成
        3. 2.3.2.3 相位延迟调整选项
        4. 2.3.2.4 相位噪声优化
        5. 2.3.2.5 单粒子效应 (SEE) 注意事项
        6. 2.3.2.6 扩展 MIMO 系统的时钟树
      3. 2.3.3 电源管理
        1. 2.3.3.1 电源设计注意事项
        2. 2.3.3.2 耐辐射（防辐射）电源树
          1. 2.3.3.2.1 耐辐射 (RHA) 负载开关
          2. 2.3.3.2.2 耐辐射 (RHA) 直流/直流降压转换器
          3. 2.3.3.2.3 耐辐射 (RHA) 低压降 (LDO) 稳压器
            1. 2.3.3.2.3.1 3.3V 线性稳压器
            2. 2.3.3.2.3.2 4.5V 线性稳压器
        3. 2.3.3.3 过流检测电路
  8. 3硬件和软件入门
    1. 3.1 硬件配置
      1. 3.1.1 时钟板设置
        1. 3.1.1.1 电源
        2. 3.1.1.2 输入基准信号
        3. 3.1.1.3 输入同步信号
        4. 3.1.1.4 输出信号
        5. 3.1.1.5 编程接口
        6. 3.1.1.6 FMC+ 适配器板设置
        7. 3.1.1.7 ADC12DJ3200 EVM 设置
        8. 3.1.1.8 TSW14J57EVM 设置
        9. 3.1.1.9 多通道同步设置
    2. 3.2 软件
      1. 3.2.1 所需软件
      2. 3.2.2 时钟板编程序列
      3. 3.2.3 ADC12DJ3200CVAL EVM 编程序列
      4. 3.2.4 TSW14J57EVM 评估编程序列
  9. 4测试和结果
    1. 4.1 测试设置
    2. 4.2 结果
      1. 4.2.1 相位噪声测量结果
      2. 4.2.2 多通道时钟相位对齐
      3. 4.2.3 信号链性能
      4. 4.2.4 通道间偏斜测量
    3. 4.3 总结与结论
  10. 5设计和文档支持
    1. 5.1 设计支持
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  11. 6关于作者
    1. 6.1 鸣谢

2.2.3 CDCLVP111-SP

CDCLVP111-SP 时钟驱动器能够以最低时钟分配偏斜将 LVPECL 输入的一对差分时钟（CLK0 和 CLK1）分配至十对差分 LVPECL 时钟（Q0 和 Q9）输出。CDCLVP111-SP 可接受两个时钟源传入一个输入多路复用器。CDCLVP111-SP 专为驱动 50Ω 传输线路而设计。如果不使用某个输出引脚，建议将其保持断开，以便降低功耗。如果只使用差分对的其中一个输出引脚，那么另一输出引脚必须同样地端接至 50Ω。

如果要求单端输入运行，VBB基准电压输出被使用。在这种情况下，请将 VBB 引脚连接至 CLK0 并通过一个 10nF 电容器旁通至 GND。如需实现高速性能，强烈建议采用差分模式。CDCLVP111-SP 的额定工作温度范围为 -55°C 至 125°C。