ZHCU760 March   2023

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 关键系统规格
  7. 2系统概述
    1. 2.1 设计方框图
    2. 2.2 重点产品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 设计步骤
      1. 2.3.1 多种 JESD204B 同步要求
      2. 2.3.2 时钟树设计
        1. 2.3.2.1 时钟频率规划
        2. 2.3.2.2 时钟树元件
          1. 2.3.2.2.1 时钟基准
          2. 2.3.2.2.2 时钟基准缓冲器
          3. 2.3.2.2.3 时钟分配
          4. 2.3.2.2.4 频率合成
        3. 2.3.2.3 相位延迟调整选项
        4. 2.3.2.4 相位噪声优化
        5. 2.3.2.5 单粒子效应 (SEE) 注意事项
        6. 2.3.2.6 扩展 MIMO 系统的时钟树
      3. 2.3.3 电源管理
        1. 2.3.3.1 电源设计注意事项
        2. 2.3.3.2 耐辐射（防辐射）电源树
          1. 2.3.3.2.1 耐辐射 (RHA) 负载开关
          2. 2.3.3.2.2 耐辐射 (RHA) 直流/直流降压转换器
          3. 2.3.3.2.3 耐辐射 (RHA) 低压降 (LDO) 稳压器
            1. 2.3.3.2.3.1 3.3V 线性稳压器
            2. 2.3.3.2.3.2 4.5V 线性稳压器
        3. 2.3.3.3 过流检测电路
  8. 3硬件和软件入门
    1. 3.1 硬件配置
      1. 3.1.1 时钟板设置
        1. 3.1.1.1 电源
        2. 3.1.1.2 输入基准信号
        3. 3.1.1.3 输入同步信号
        4. 3.1.1.4 输出信号
        5. 3.1.1.5 编程接口
        6. 3.1.1.6 FMC+ 适配器板设置
        7. 3.1.1.7 ADC12DJ3200 EVM 设置
        8. 3.1.1.8 TSW14J57EVM 设置
        9. 3.1.1.9 多通道同步设置
    2. 3.2 软件
      1. 3.2.1 所需软件
      2. 3.2.2 时钟板编程序列
      3. 3.2.3 ADC12DJ3200CVAL EVM 编程序列
      4. 3.2.4 TSW14J57EVM 评估编程序列
  9. 4测试和结果
    1. 4.1 测试设置
    2. 4.2 结果
      1. 4.2.1 相位噪声测量结果
      2. 4.2.2 多通道时钟相位对齐
      3. 4.2.3 信号链性能
      4. 4.2.4 通道间偏斜测量
    3. 4.3 总结与结论
  10. 5设计和文档支持
    1. 5.1 设计支持
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  11. 6关于作者
    1. 6.1 鸣谢

1 系统说明

相控阵天线和数字波束成形 (DBF) 都是卫星应用中的关键技术，能够提高星载雷达成像和宽带卫星通信系统等许多卫星应用的性能。与模拟波束成形不同，数字波束成形通常每个天线元件需要一组数据转换器，进而需要精确同步。数字波束成形可以提升性能并提高灵活性，从而支持新的工作模式。这方面的一个例子是高分辨率合成孔径雷达，这是一种新型雷达技术，最初由 NASA-ISRO 用在名为 SweepSAR 的 NISAR 项目内的航天类应用中。波束成形也是 5G 移动宽带领域的核心构建块。在这种情况下，5G 传输是地面传输还是星载传输几乎没有区别。与雷达应用类似，5G 中的波束成形也受益于数字化，这两个应用领域的时钟要求非常相似。

GUID-20221202-SS0I-MXLN-SFDX-HGMBGDGSSBL6-low.svg图 1-1 时钟子系统

此参考设计侧重于支持 JESD204B 的高速 GSPS ADC12DJ3200QML-SP 数据转换器的时钟子系统。此设计展示了一个多通道相位同步时钟平台，可用于对各个元件具有精确同步要求的应用。在最基本的形式中，该设计有两个用于演示目的的高速通道。图 1-1 显示了设计的框图。时钟系统分为三个主要部分：输入时钟选择器和时钟基准缓冲器 CDCLVP111-SP、抖动消除器和时钟分配 LMK04832-SP，以及采样时钟倍频器 LMX2615-SP。该系统的核心是 LMK04832-SP。该器件消除了传入时钟的抖动并创建了稳定的时钟框架。LMK04832-SP 还提供 FPGA 时钟和 SYSREF 信号。对于 LMX2615-SP 时钟倍频器的输入时钟，该参考设计可以配置为使用 LMK04832-SP 的时钟输出或输入时钟基准缓冲器 CDCLVP111-SP 的输出。当传入时钟具有非常低的相位噪声时，将 LMX2615-SP 连接到 CDCLVP111-SP 可为 ADC 提供最低的输出相位噪声。然后，LMX2615-SP 可以采用此基本时钟并使用分数乘法技术来生成高达 15GHz 的采样时钟，该时钟可调至亚赫兹精度。系统还会将 SYSREF 路由到 ADC 子系统。

该设计采用三个 LMX2615-SP 器件，但本文档仅使用其中的两个进行技术分析。因此，图中也仅展示了两个射频 PLL 合成器。第三个 LMX2615-SP 可用作下变频器的本地振荡器输入源等，来支持更高的输入频段或其他超外差原理。