ZHCSVD0K June   2005  – March 2024 DS40MB200

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行额定值
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 CML 输入和 EQ
      2. 7.3.2 多路复用器和环回控制
      3. 7.3.3 CML 驱动器和预加重控制
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

DS40MB200 NJU 封装 48 引脚 WQFN 顶视图图 4-1 NJU 封装 48 引脚 WQFN 顶视图
表 4-1 引脚功能
引脚 I/O(1) 说明(2)
名称 编号
线路侧高速差分 I/O
LI_0+
LI_0−		 6
7		 I 线路侧端口 0 的反相和同相差分输入。LI_0+ 和 LI_0− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
LI_1+
LI_1−		 30
31		 I 线路侧端口 1 的反相和同相差分输入。LI_1+ 和 LI_1− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
LO_0+
LO_0−		 33
34		 O 线路侧端口 0 的反相和同相差分输出。LO_0+ 和 LO_0− 具有一个连接到 VCC 的内部 50Ω 电阻器。
LO_1+
LO_1−		 9
10		 O 线路侧端口 1 的反相和同相差分输出。LO_1+ 和 LO_1− 具有一个连接到 VCC 的内部 50Ω 电阻器。
开关侧高速差分 I/O
SIA_0+
SIA_0−		 40
39		 I 开关 A 侧多路复用器 0 的反相和同相差分输入。SIA_0+ 和 SIA_0− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
SIA_1+
SIA_1−		 16
15		 I 开关 A 侧多路复用器 1 的反相和同相差分输入。SIA_1+ 和 SIA_1− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
SIB_0+
SIB_0−		 43
42		 I 开关 B 侧多路复用器 0 的反相和同相差分输入。SIB_0+ 和 SIB_0− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
SIB_1+
SIB_1−		 19
18		 I 开关 B 侧多路复用器 1 的反相和同相差分输入。SIB_1+ 和 SIB_1− 具有一个连接到内部基准电压的内部 50Ω 电阻器。请参阅图 7-1。
SOA_0+
SOA_0−		 46
45		 O 开关 A 侧多路复用器 0 的反相和同相差分输出。SOA_0+ 和 SOA_0− 具有一个连接到 VCC 的内部 50Ω 电阻器。
SOA_1+
SOA_1−		 22
21		 O 开关 A 侧多路复用器 1 的反相和同相差分输出。SOA_1+ 和 SOA_1− 具有一个连接到 VCC 的内部 50Ω 电阻器。
SOB_0+
SOB_0−		 4
3		 O 开关 B 侧多路复用器 0 的反相和同相差分输出。SOB_0+ 和 SOB_0− 具有一个连接到 VCC 的内部 50Ω 电阻器。
SOB_1+
SOB_1−		 28
27		 O 开关 B 侧多路复用器 1 的反相和同相差分输出。SOB_1+ 和 SOB_1− 具有一个连接到 VCC 的内部 50Ω 电阻器。
控制（3.3V LVCMOS）
LB0A 47 I LB0A 处的逻辑低电平启用从 SIA_0± 到 SOA_0± 的内部环回路径。LB0A 在内部被上拉。
LB0B 48 I LB0B 处的逻辑低电平启用从 SIB_0± 到 SOB_0± 的内部环回路径。LB0B 在内部被上拉。
LB1A 23 I LB1A 处的逻辑低电平启用从 SIA_1± 到 SOA_1± 的内部环回路径。LB1A 在内部被上拉。
LB1B 24 I LB1B 处的逻辑低电平启用从 SIB_1± 到 SOB_1± 的内部环回路径。LB1B 在内部被上拉。
MUX_S0 37 I MUX_S0 处的逻辑低电平选择多路复用器 0 为开关 B。MUX_S0 在内部被上拉。多路复用器 0 的默认状态为开关 A。
MUX_S1 13 I MUX_S1 处的逻辑低电平选择多路复用器 1 为开关 B。MUX_S1 在内部被上拉。多路复用器 1 的默认状态为开关 A。
PREL_0
PREL_1		 12
1		 I PREL_0 和 PREL_1 选择线路侧驱动器（LO_0± 和 LO_1±）的输出预加重。PREL_0 和 PREL_1 在内部被上拉。有关线路侧预加重电平，请参阅表 7-3。
PRES_0
PRES_1		 36
25		 I PRES_0 和 PRES_1 选择开关侧驱动器（SOA_0±、SOB_0±、SOA_1± 和 SOB_1±）的输出预加重。PRES_0 和 PRES_1 在内部被上拉。有关开关侧预加重电平，请参阅表 7-4。
RSV 26 I 保留引脚以支持工厂测试。该引脚可以保持开路，连接到 GND，或者通过外部下拉电阻器连接到 GND。
电源
GND 5、11、17、32、41 P 参考接地。每个接地引脚都必须通过低电感路径连接到接地平面，通常使用尽可能靠近 GND 引脚着陆焊盘的过孔。
GND DAP P 裸片连接焊盘 (DAP) 是底部的金属触点，位于 WQFN-48 封装的中心。该焊盘必须至少通过 4 个过孔连接到 GND 平面，以降低接地阻抗并提高封装的热性能。
VCC 2、8、14、20、29、35、38、44 P VCC = 3.3V ± 5%。
每个 VCC 引脚都必须通过低电感路径连接到 VCC 平面，通常使用尽可能靠近 VCC 引脚着陆焊盘的过孔。
TI 建议在每个 VCC 引脚与接地平面之间放置一个 0.01μF 或 0.1μF、X7R、0402 尺寸旁路电容器。
(1) I = 输入，O = 输出，P = 电源
(2) 所有 CML 输入或输出必须是交流耦合的。