LMX1204
- 300MHz 至 12.8GHz 输出频率
- 超低噪声
- 6GHz 输出的本底噪声为 –161dBc/Hz
- 6GHz 输出、10kHz 偏移时的 1/f 噪声为 –154dBc/Hz
- 5fs 抖动（12kHz 至 20MHz）
- <30fs 附加抖动（DC 到 fCLK）
- 4 个具有相应 SYSREF 输出的高频时钟
- 支持 ÷1（缓冲器模式）、÷2、3、4、5、6、7 和 8 的共享分频器
- 支持 x1（滤波器模式）、x2、x3 和 x4 的基于 PLL 的共享倍频器
- LOGICLK 和相应的 SYSREF 输出
- 基于单独的分频组
- ÷1、2、4 预分频器
- ÷1（旁路）、2、…、1023 后分频器
- 8 个可编程输出功率级别
- 同步的 SYSREF 时钟输出
- 在 12.8GHz 下，508 次延迟步长调整，每次小于 2.5ps
- 发生器和中继器模式
- SYSREFREQ 引脚的窗口化特性，以优化计时
- 针对所有分频和倍频器件的 SYNC 特性
- 2.5V 工作电压
- –40ºC 至 85ºC 工作温度
该器件具有高频功能和极低的抖动，可在不降低信噪比的情况下，很好地解决时钟精度、高频数据转换器的问题。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出都与 SYSREF 输出时钟信号配对。JESD 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新计时为器件时钟。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，以分配所需的所有高频时钟和 SYSREF 信号。凭借其低抖动和低本底噪声，该器件可与超低噪声基准时钟源相结合，是时钟控制型数据转换器的典型设计，尤其是以高于 3GHz 的频率采样时。
您可能感兴趣的相似产品
功能与比较器件相似。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMX1204 低噪声、高频率 JESD 缓冲器/倍频器/分频器 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2024-2-20 |
| * | 用户指南 | LMX1204 Register Map (Rev. A) | PDF | HTML | 2022-9-28 | ||
| 应用手册 | 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2025-4-29 | |
| 设计指南 | 级联时钟分配参考设计支持 16 路高频输出 | PDF | HTML | 英语版 | PDF | HTML | 2024-4-8 | |
| 应用手册 | 级联 LMX1204 相位误差分析 | PDF | HTML | 英语版 | PDF | HTML | 2023-1-13 | |
| 应用手册 | LMX1204 Multiplier Clock Distribution Drives Large Phased-Array Systems | PDF | HTML | 2022-10-31 | |||
| 应用手册 | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 2022-6-23 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMX1204EVM — 适用于 LMX1204 支持 JESD204B/C SYSREF 的射频缓冲器、乘法器和分频器的评估模块
LMX1204 评估模块 (EVM) 旨在评估 LMX1204 的性能，后者是一款四输出、超低附加抖动射频 (RF) 缓冲器、分频器和倍增器。该 EVM 可以缓冲高达 12.8GHz 的射频时钟输入，在 3.2GHz 至 6.4GHz 的输出范围内乘以 x2、x3 或 x4，并对输入进行最高 8 分频。
包含用于现场可编程门阵列 (FPGA) 和逻辑时钟的独立型辅助时钟分频器，每个输出都包括一个具有皮秒精度和延迟调优能力的系统参考 (SYSREF) 补偿。多个器件可以同步以实现宽时钟分配树。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
TIDA-010259 — 级联 LMX1204 参考设计
级联 LMX1204 参考设计将单个时钟输入分为 16 个时钟输出。 它适合用于高达 12.8GHz 的高频运行，对时钟信号的相位噪声影响可以忽略不计， 非常适合为大型相控阵系统中的高速数据转换器提供时钟。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。