CSD25213W10

正在供货

采用 1mm x 1mm WLP 封装、具有栅极 ESD 保护的单路、47mΩ、-20V、P 沟道 NexFET™ 功率 MOSFET

产品详情

VDS (V) -20 VGS (V) -6 Type P-channel Configuration Single Rds(on) at VGS=4.5 V (max) (mΩ) 47 Rds(on) at VGS=2.5 V (max) (mΩ) 67 VGSTH typ (typ) (V) -0.85 QG (typ) (nC) 2.2 QGD (typ) (nC) 0.14 QGS (typ) (nC) 0.74 ID - silicon limited at TC=25°C (A) 1.6 Logic level Yes Rating Catalog Operating temperature range (°C) -55 to 150
VDS (V) -20 VGS (V) -6 Type P-channel Configuration Single Rds(on) at VGS=4.5 V (max) (mΩ) 47 Rds(on) at VGS=2.5 V (max) (mΩ) 67 VGSTH typ (typ) (V) -0.85 QG (typ) (nC) 2.2 QGD (typ) (nC) 0.14 QGS (typ) (nC) 0.74 ID - silicon limited at TC=25°C (A) 1.6 Logic level Yes Rating Catalog Operating temperature range (°C) -55 to 150
DSBGA (YZB) 4 1.5625 mm² (— mm × — mm)
  • 超低栅极电荷 (Qg) 和栅漏电荷 (Qgd)
  • 小尺寸封装 1mm x 1mm
  • 低高度(高度为 0.62mm)
  • 无铅
  • 栅 - 源电压钳位
  • 栅极静电放电 (ESD) 保护
  • 符合 RoHS 环保标准
  • 无卤素
  • 超低栅极电荷 (Qg) 和栅漏电荷 (Qgd)
  • 小尺寸封装 1mm x 1mm
  • 低高度(高度为 0.62mm)
  • 无铅
  • 栅 - 源电压钳位
  • 栅极静电放电 (ESD) 保护
  • 符合 RoHS 环保标准
  • 无卤素

此器件设计用于在超低高度并具有出色散热特性的尽可能小外形尺寸封装内产生最低的导通电阻和栅极电荷。

顶视图 在 1 in22 盎司纯铜 (Cu) (2 oz.) 且厚度为 0.060" 的环氧板 (FR4) 印刷电路板 (PCB) 上,RθJA=75°C/W。脉宽 ≤ 300μs,占空比 ≤ 2%受栅极电阻限制。

此器件设计用于在超低高度并具有出色散热特性的尽可能小外形尺寸封装内产生最低的导通电阻和栅极电荷。

顶视图 在 1 in22 盎司纯铜 (Cu) (2 oz.) 且厚度为 0.060" 的环氧板 (FR4) 印刷电路板 (PCB) 上,RθJA=75°C/W。脉宽 ≤ 300μs,占空比 ≤ 2%受栅极电阻限制。

下载 观看带字幕的视频 视频

技术文档

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

支持软件

LOAD-SWITCH-FET-LOSS-CALC — Power Loss Calculation Tool for Load Switch

快速权衡大小、成本和性能,根据应用条件选择合适的 MOSFET。
支持的产品和硬件
仿真模型

CSD25213W10 TINA-TI Spice Model

SLPM272.TSM (7 KB) - TINA-TI Spice 模型
支持的产品和硬件
仿真模型

CSD25213W10 Unencrypted PSpice Model (Rev. B)

SLPM176B.ZIP (3 KB) - PSpice 模型
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YZB) 4 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频