CDCDB800
- 具有可编程集成 85Ω（默认值）或 100Ω 差分输出终端的 8 个 LP-HCSL 输出
- 8 种硬件输出使能 (OE#) 控制
- 使用第 7 代 PCIE 滤波器之后的附加相位抖动：11.3fs，RMS（最大值）
- 使用第 6 代 PCIE 滤波器之后的附加相位抖动：16.1fs，RMS（最大值）
- 使用第 5 代 PCIE 滤波器之后的附加相位抖动：25fs，RMS（最大值）
- 使用 DB2000Q 滤波器之后的附加相位抖动：38fs，RMS（最大值）
- 支持公共时钟 (CC) 和单独基准 (IR) 架构
- 与展频技术兼容
- 输出到输出偏斜：< 50ps
- 输入到输出延迟：< 3ns
-
失效防护输入
-
可编程输出压摆率控制
- 3.3V 内核和 IO 电源电压
- 硬件控制的低功耗模式 (PD#)
- 电流消耗：72mA（最大值）
- 6mm × 6mm，48 引脚 VQFN 封装
CDCDB800 是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器，能够为第 1 代到第 7 代 PCIe、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配基准时钟。使用 SMBus 接口和 8 输出使能引脚，可以单独配置和控制所有 8 个输出。CDCDB800 是一款 DB800ZL 衍生缓冲器，符合或超过 DB800ZL 中的系统参数规格。该器件还符合或超过了 DB2000Q 规格中的参数。CDCDB800 采用 6mm × 6mm 48 引脚 VQFN 封装。
您可能感兴趣的相似产品
功能与比较器件相同但引脚有所不同。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDCDB800 适用于第 1 代到第 7 代 PCIe、符合 DB800ZL 标准的 8 输出 时钟缓冲器 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2025-10-13 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
CDCDB800EVM — CDCDB800 评估模块是一款 8 输出 LP-HCSL 时钟缓冲器，适用于 PCIe® 第 1 代至第 5 代应用
CDCDB800 评估模块是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器，能够为 PCIe® 第 1 代到第 5 代应用、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus 接口和 8 输出使能引脚，可以单独配置和控制所有 8 个输出。CDCDB800 是一个 DB800ZL 衍生缓冲器，达到或超过 DB800ZL 和 DB2000Q 规格中的系统参数。
支持软件
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RSL) | 48 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。