驱动程序或库
AFE79XX-HSC-DESIGN — AFE79xx family high-speed transceiver design & support files
Find detailed product information on the AFE79xx product family (datasheets, EVM resources, software and firmware, reference designs, etc)
AFE7950
- 申请完整数据表
- 四通道射频采样 12GSPS 发送 DAC
- 四通道射频采样 3GSPS 接收 ADC
- 双通道射频采样 3GSPS 反馈（辅助 RX）ADC
- 最大射频信号带宽：
- 4TX 或 2FB：1200MHz 或 2TX：2400MHz
- RX：1200MHz（无 FB）、600MHz（带 FB）
- 射频频率范围：
- TX：600MHz 至 12GHz
- RX/FB：600MHz -12GHz
- 数字步进衰减器 (DSA)：
- TX：40dB 范围，0.125dB 步长
- RX 或 FB：25dB 范围，0.5dB 步长
- 用于 TX 和 RX 的单频带或双频带 DUC/DDC
- 每个 TX/RX 和 FB 为 16 个 NCO
- 可选内部 PLL/VCO，提供 DAC 或 ADC 采样率下的 DAC/ADC 时钟或外部时钟
- 串行器/解串器数据接口：
- 可兼容 JESD204B 和 JESD204C
- 8 个高达 29.5Gbps 的串行器/解串器收发器
- 子类 1 多器件同步
- 封装：17mm × 17mm FCBGA，间距为 0.8mm
AFE7950 是一款高性能、高带宽、多通道收发器，集成了四个射频采样发送链、四个射频采样接收链和两个射频采样反馈链（总计六个射频采样 ADC）。此器件具有高达 12GHz 的工作频率，支持直接在 L、S、C 和 X 频带频率范围内进行射频采样，无需额外的频率转换级。密度和灵活性提高后可支持高通道数、多任务系统。
TX 信号路径支持插值和数字上变频选项，从而为四个 TX 提供高达 1200MHz 的信号带宽，或者为两个 TX 提供高达 2400MHz 的信号带宽。DUC 的输出驱动一个 12GSPS DAC（数模转换器），通过混合模式输出选项增强在第二奈奎斯特区的运行。DAC 输出包括一个具有 40dB 范围以及 1dB 模拟和 0.125dB 数字步进的可变增益放大器 (TX DSA)。
每个接收链均包含一个 25dB 范围的 DSA（数字步进衰减器），后跟一个 3GSPS ADC（模数转换器）。每个接收器通道都有一个模拟峰值功耗检测器和各种数字功耗检测器，可辅助外部或内部自主的自动增益控制器，以及射频过载检测器，用于提供器件可靠性保护。灵活的抽取选项可优化数据带宽，在没有 FB 路径的情况下，为四个 RX 提供高达 1200MHz 带宽；在采用两条 FB 路径（每条 1200MHz 带宽）的情况下，整体优化提供 600MHz 带宽。
您可能感兴趣的相似产品
功能优于所比较器件的普遍直接替代产品
技术文档
未找到结果。请清除搜索并重试。
查看全部 12 | 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | AFE7950 具有 12GSPS DAC 和 3GSPS ADC 的 4T6R 射频采样 AFE 数据表 (Rev. E) | PDF | HTML | 英语版 (Rev.E) | PDF | HTML | 2025年 6月 18日 |
| 应用手册 | 使用 HDL 模块实现 AFE79xx 的无微控制器启动 | PDF | HTML | 英语版 | PDF | HTML | 2025年 10月 1日 | |
| 应用手册 | AFE79XX 用作线性调频脉冲信号发生器 | PDF | HTML | 英语版 | PDF | HTML | 2024年 7月 12日 | |
| 应用手册 | 调试 AFE7950 的运行时和启动后故障 | PDF | HTML | 英语版 | PDF | HTML | 2024年 7月 1日 | |
| 用户指南 | 使用 Xilinx FPGA 启用 AFE79xx SPI 的指南 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024年 6月 19日 | |
| 应用手册 | AFE79xx 作为单芯片宽带中继器解决方案 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2023年 6月 7日 | |
| 应用手册 | Determining Optimal Receive Buffer Delay in JESD204B and JESD204C Receivers | PDF | HTML | 2022年 7月 7日 | |||
| 应用手册 | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 2022年 6月 23日 | |||
| 应用手册 | 适用于 K 频带的 AFE7950 超外差解决方案 | PDF | HTML | 英语版 | PDF | HTML | 2022年 6月 10日 | |
| 应用手册 | 通过 TPS62913 低纹波和低噪声降压转换器为 AFE7920 供电 (Rev. A) | 英语版 (Rev.A) | PDF | HTML | 2022年 1月 3日 | ||
| 应用手册 | 基于特定信号选择TI AFE79xx的PAP参数方法 | 2021年 5月 7日 | ||||
| 应用手册 | How to Achieve Frequency Hopping with the AFE79xx | 2020年 7月 2日 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
AFE7950EVM — AFE7950 四通道发送、六通道接收 X 带射频采样 AFE 评估模块
AFE7950 系列评估模块 (EVM) 是一个灵活的射频采样收发器平台，通过配置可同时支持最多四个发送、四个接收和两个反馈 (4T4R+2FB) 通道。EVM 可与如下所示的 TI 模式/采集卡解决方案（单独出售）以及许多符合 FPGA FMC 的开发套件相连接。
评估板
TRF-LSC-AFE7950EVM — 适用于 4T4R+2FB 射频采样 AFE 的 TRF1208、TRF1108、AFE7950 评估模块
TRF-LSC-AFE7950EVM 评估模块用于评估 TI AFE79xx 系列集成射频采样收发器的性能，该收发器在 RX 上具有 TI TRF1208 单端转差分放大器，在 TX 上具有 TRF1108 差分转单端放大器。AFE79xx 器件支持多达四个发送通道、四个接收通道和两个反馈通道 (4T4R2F)，并集成了一个锁相环 (PLL) 和压控振荡器 (VCO)，用于生成数据转换器时钟。AFE79xx 集成了八个兼容 JESD204B 和 JESD204C 的串行器或解串器 (SerDes) 收发器。这些收发器能够以高达 29.5Gbps 的速率运行，并通过板载 FPGA 夹层卡 (...)
固件
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
支持的产品和硬件
评估模块 (EVM) 用 GUI
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
支持的产品和硬件
参考设计
TIDA-010230 — 适用于雷达和 EW 应用的多通道射频收发器、低噪声时钟参考设计
在现代雷达和电子战 (EW) 系统中，有源电子扫描阵列 (AESA) 天线系统通常与高速多通道射频收发器一起使用。这些系统需要噪声极低的时钟，以便进行精确的通道间偏移调整，实现出色的系统性能，如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB)。该参考设计展示了基于 LMX2820 和 LMK04832 且符合 JESD204B 标准的低噪声时钟，可让多个 AFE7950 在高达 X 带的频率范围内运行，并以小于 10ps 的时间实现器件同步，同时在 9GSPS、3GSPS DAC 或 ADC 时钟下提高系统性能。
设计指南: PDF
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
| FCBGA (ALK) | 400 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。