ADC12DJ3200
- ADC 内核：
- 12 位分辨率
- 单通道模式下采样率高达 6.4GSPS
- 双通道模式下采样率高达 3.2GSPS
- 性能规格：
- 本底噪声（无信号，VFS = 1.0VPP-DIFF）：
- 双通道模式：–151.8dBFS/Hz
- 单通道模式：–154.6dBFS/Hz
- HD2、HD3：–65dBc，高达 3GHz
- 本底噪声（无信号，VFS = 1.0VPP-DIFF）：
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：8.0GHz
- 可用输入频率范围：>10GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 模拟输入共模电压 (VICM)：0V
- 无噪声孔径延迟 (TAD) 调节：
- 采样精度控制：19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步 特性：
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204B 串行数据接口：
- 支持子类 0 和 1
- 最大通道速率：12.8Gbps
- 多达 16 个通道可降低通道速率
- 双通道模式下的数字下变频器：
- 实际输出：DDC 旁路或双倍抽取
- 复杂输出：4 倍、8 倍或 16 倍抽取
- 每个 DDC 均具有四个独立的 32 位 NCO
- 功耗：3W
- 电源电压：1.1V、1.9V
ADC12DJ3200 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道下，ADC12DJ3200 的最大采样率为 3200MSPS，单通道模式下的最大采样率为 6400MSPS。通道数（双通道模式）和奎斯特带宽（单通道模式）的可编程交换功能可用于开发灵活的硬件，以满足高通道数或宽瞬时信号带宽 应用的需求。8.0GHz 的全功率输入带宽 (-3dB)，可用频率在双通道和单通道模式下均超过 -3dB，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。
ADC12DJ3200 采用具有多达 16 个串行通道和子类 1 兼容性的高速 JESD204B 输出接口，可实现确定性延迟和多器件同步。串行输出通道支持高达 12.8Gbps 的速率，并可配置交换位速率和通道数。 创新同步 具有无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口等创新的同步特性，简化了相控阵雷达和 MIMO 通信的系统设计。 采用双通道模式的可选数字下变频器 (DDC) 可以降低接口速率（实际和复杂抽取模式），支持数字化信号混合（仅复杂抽取模式）。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADC12DJ3200 6.4GSPS 单通道或 3.2GSPS 双通道 12 位射频采样模数转换器 (ADC) 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2020-6-16 |
| 应用手册 | 比较有源和无源高速/射频模数转换器前端 | PDF | HTML | 英语版 | PDF | HTML | 2025-4-22 | |
| 应用手册 | 高速射频 ADC 转换器前端架构评估 | PDF | HTML | 英语版 | PDF | HTML | 2025-4-4 | |
| 技术文章 | So, what's a VNA anyway? | PDF | HTML | 2019-8-23 | |||
| 技术文章 | So, what's the deal with frequency response? | PDF | HTML | 2019-8-23 | |||
| 技术文章 | So, what are S-parameters anyway? | PDF | HTML | 2019-5-23 | |||
| 应用手册 | Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design | 2018-5-30 | ||||
| 技术文章 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017-8-28 | |||
| 技术文章 | High-speed data converter clocking for JESD204B | PDF | HTML | 2017-7-7 | |||
| 模拟设计期刊 | Designing a modern power supply for RF sampling converters | 2017-4-26 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADC12DJ3200EVM — ADC12DJ3200 12 位双通道 3.2GSPS 或单通道 6.4GSPS 射频采样 ADC 评估模块
ABACO-3P-FMC134 — Abaco Systems® 直接射频转换 4 通道 3.2GSPS 或 2 通道 6.4GSPS ADC FPGA 夹层卡
Abaco FMC134 提供四个 12 位 3.2GSPS 或两个 12 位 6.4GSPS 模数转换器 (ADC)。该模块的亮点是子卡中的德州仪器 (TI) ADC12DJ3200 双通道、12 位、3.2GSPS ADC（两个），其使用 JEDEC JESD204B 数据转换器数字接口且具有 FPGA 夹层卡 (FMC) 连接器。
FMC134 在机械和电气方面符合 FMC+ 标准 (ANSI/VITA 57.4)。该卡通过标准高引脚数 (HPC) 连接器连接到 FPGA 承载卡。
ANNAP-3P-WWDM60 — Annapolis Microsystems 4 通道 ADC，2 通道 DAC FPGA 夹层卡，高达 10GSPS
PENTEK-3P-71141-XMC — Pentek Model 71141 单通道 6.4GHz 或 2 通道 3.2GHz ADC、2 通道 6.4GHz DAC Kintex UltraScale - XMC
您可以考虑将采用 ADC12DJ3200 的现成完整电路板用于加速项目进程。Pentek Jade® Model 71141 是一款采用德州仪器 (TI) ADC12DJ3200 ADC 的理想雷达和软件无线电接口解决方案。除 6.4GSPS DAC 外，Pentek 解决方案还可提供单通道 6.4GSPS 12 位 ADC 或双通道 3.2GSPS 12 位 ADC，从而支持与采用 VITA 42.0 XMC 形式、具有 5GB DDR4 SDRAM 和 PCI Express 接口的 Xilinx Kintex Ultrascale FPGA 搭配使用。Pentek 还提供支持 (...)
SLAC748 — Arria10 + ADC12DJ3200 JMODE0 Design Firmware
SLVC698 — Xilinx KCU105 + ADC12DJ3200 JMODE0/JMODE2 Design Firmware
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
DATACONVERTERPRO-SW — 高速数据转换器专业 GUI 安装程序，v5.31
该高速数据转换器专业版 GUI 是一款 PC（与 Windows® XP/7/10 兼容）程序，旨在帮助评估大多数 TI 高速数据转换器 [模数转换器 (ADC) 和数模转换器 (DAC)] 和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和图形生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音、多音和调制信号支持。此 GUI 还兼容用于快速合成单音、多音和调制信号的 TI 图形生成 GUI。
用户可以向 DATACONVERTERPRO-SW 提供自定义图形以加载到 TI DAC。支持从 ADC 捕获导出 (...)
SLAC745 — ADC12DJxx00 GUI
ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
此 Excel 计算器为系统设计人员提供了一种方法，用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。
在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；其他设计（例如 L 波段接收器或无线基础设施基站）处理固定频段，只提供采样率调优。
外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。
在系统启动期间，如果快速傅里叶变换 (FFT) (...)
TIDA-010122 — 同步多通道射频系统数据转换器 DDC 和 NCO 特性的参考设计
由于 5G 的兴起，大规模多输入多输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整，由此带来了同步设计挑战，该参考设计可解决这些挑战。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO)，以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步，这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器，通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟，以此在多个接收器上实现小于 5ps 的通道间偏移，并使用无噪声孔径延迟调节（tAD (...)
TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试器的多通道 JESD204B 15GHz 时钟参考设计
TIDA-01022 — 适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计
TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计
TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊花链时钟参考设计
TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8GSPS 模拟前端参考设计
TIDA-01442 — 使用 ADC12DJ3200 的 L、S、C 和 X 带的直接射频采样雷达接收器参考设计
此参考设计利用 ADC12DJ3200 评估模块 (EVM) 演示直接射频采样接收器，适用于在 HF、VHF、UHF、L、S、C 和部分 X 带上运行的雷达。模数转换器 (ADC) 的宽模拟输入带宽和高采样率 (6.4GSPS) 可为单通道或双通道 ADC 提供多频带覆盖。该 ADC 具有直接射频采样功能，取消了对多个降压转换级的需求，减少了组件数量，因此降低了系统整体的复杂性。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (ZEG) | 144 | Ultra Librarian |
| FCCSP (AAV) | 144 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。