2 保护技术最佳实践

为尽可能降低泄漏电流，应遵循以下保技术护最佳实践。如前所述，首先需要防范的是表面污染，因为表面污染往往会导致杂散泄漏电流。为降低碎屑或污染物形成漏电路径、影响敏感网络的可能性，最好将敏感网络布设在 PCB 内层。进一步而言，建议在整个网络周围构建一个“盒式”保护结构。也就是说，除了在与敏感网络相同的层上进行传统保护外，还要在其上和其下的层设置屏蔽结构，并使其与保护布线处于相同电势。这种配置会产生类似于屏蔽电缆的效果，可对敏感网络进行 360° 屏蔽。图 2-1 展示了相应的结构示意图。

随着封装尺寸不断缩小，部分封装的间距也使得在布线周围设置完整的保护环变得更加困难。为解决这一问题，设计人员需要尽可能将保护环和保护布线布设在靠近引脚的位置，同时确保相邻保护布线之间留有一定间距（请参阅图 2-2）。

不过，如果需要实现完整的保护，TI 也提供采用 SOIC 封装、更便于进行保护设计的器件。这类器件的间距较大，因此可以在每个器件的引脚周围设置完整的保护结构。其中一个示例就是使用 MUX36S16DWR，如图 2-3 所示。

最后，设计还必须确保合理生成保护电压。也就是说，保护电压应尽可能接近敏感网络的电压，以达到最佳保护效果。为此，需要加入精密缓冲器，以适当驱动保护结构。图 2-4 展示了一个示例拓扑结构。

建议在该拓扑结构中使用精密缓冲器，以减少运算放大器本身产生的额外泄漏电流，并使保护电压尽可能接近敏感网络的电压。表 2-1 列出了一些适用于该应用的推荐运算放大器。