ZHDA144 May   2026

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2详细说明
    1. 2.1 数据转换器架构概述
      1. 2.1.1 串式 DAC
      2. 2.1.2 R-2R DAC
      3. 2.1.3 倍增 DAC
    2. 2.2 数据转换器参数
      1. 2.2.1 分辨率
      2. 2.2.2 基准类型
      3. 2.2.3 通道数量
      4. 2.2.4 接口类型
      5. 2.2.5 输出类型
      6. 2.2.6 积分非线性和微分非线性
      7. 2.2.7 稳定时间和更新时间
      8. 2.2.8 物理特性
      9. 2.2.9 显著特性
  6. 3总结
    1. 3.1 示例器件
    2. 3.2 其他资源
  7. 4参考资料

2.1.1 串式 DAC

串式 DAC 由 2N 个串联电阻器组成，其中 N 是 DAC 的分辨率。这些电阻器连接在正 DAC 基准电压 (VREF) 和负 DAC 基准电压之间。这种架构为基准电压提供了恒定的输入阻抗，并且是最适合低成本、低功耗设计的结构。由 DAC 锁存的代码会闭合相应的开关，将基准电压分压到所需的输出电平，然后直接连接到输出缓冲器。该输出缓冲器为驱动负载提供低输出阻抗，并将基准电压源与外部负载条件隔离。

串式 DAC 在更高分辨率下效率降低，因为设计中的电阻器数量增加。每个输入代码代表一个电阻器和一个开关，因此电阻器数量呈指数级增长。8 位串式 DAC 只需要 256 个电阻器，但 16 位串式 DAC 需要 65536 个电阻器。该架构具备固有单调性，这意味着正的代码阶跃永远不会产生负的输出电压变化，反之亦然。由于单个代码更改仅涉及两个有效开关，因此串式 DAC 具有较低的干扰能量。图 2-1 显示了串式 DAC 架构的简单示意图。

串式 DAC 架构图 2-1 串式 DAC 架构