ZHDA144 May   2026

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2详细说明
    1. 2.1 数据转换器架构概述
      1. 2.1.1 串式 DAC
      2. 2.1.2 R-2R DAC
      3. 2.1.3 倍增 DAC
    2. 2.2 数据转换器参数
      1. 2.2.1 分辨率
      2. 2.2.2 基准类型
      3. 2.2.3 通道数量
      4. 2.2.4 接口类型
      5. 2.2.5 输出类型
      6. 2.2.6 积分非线性和微分非线性
      7. 2.2.7 稳定时间和更新时间
      8. 2.2.8 物理特性
      9. 2.2.9 显著特性
  6. 3总结
    1. 3.1 示例器件
    2. 3.2 其他资源
  7. 4参考资料

2.2.7 稳定时间和更新时间

DAC 的稳定时间是 DAC 从一个输出电压转换到新输出电压所需的总时间。最终模拟值必须在达到有效输出之前于规定的阈值范围内（通常为 +/-1 LSB）稳定下来。稳定时间从新输入代码首次由 DAC 锁存时开始（例如，通过将低电平有效 LDAC 引脚置为有效）。由于输出缓冲器的压摆率限制，更大的代码阶跃会导致稳定时间更长。图 2-10 展示了向 DAC 发送新输入代码后稳定过程的每个部分。

DAC 稳定时间图 2-10 DAC 稳定时间

DAC 的更新时间是新代码可被锁存到 DAC 之前必须经过的最短时间。给定时间段内可能的最大更新次数代表更新速率。如果所选 DAC 具有较快的通信速度，则稳定时间可能会限制更新速率。当 DAC 输出电压在从主机控制器接收下一个代码更改之前没有足够的时间稳定在目标电压时，就会发生这种限制。或者，稳定时间可能比数字通信协议的时序规格更快。在这种情况下，单个代码更改命令完成的总时间成为最短更新时间。

DAC 的采样率由最差情况下的稳定时间或通信协议的最短更新时间的倒数决定，具体取决于哪个指标是限制因素。