ZHDA122 April   2026 ADC12DJ5200RF , ADC32RF54 , ADC32RF55 , LMX2572 , LMX2594 , LMX2820

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 时钟相位噪声曲线对转换器性能的影响
  6. 3 确定所选数据转换器的时钟性能目标值
  7. 4 根据确定的指定要求缩小要选择的 TI 时钟范围
  8. 5 分析建议的时钟抖动对转换器性能的影响
  9. 6 了解时钟性能对转换器 SNR 的影响
    1. 6.1 与 TI 高速转换器配合使用时 TI 时钟器件的限制
  10. 7 总结
  11. 8 参考资料
  12. 9 附录 A：时钟树架构 (CTA) 详细分步指南
  13. 10附录 B：使用 PLLatinum Sim 表示应用集成带宽的时钟抖动
  14. 11附录 C：PLLatinum Sim 相位噪声曲线比较分步指南
  15. 12附录 D：比较 PLLatinum Sim 的相位噪声曲线模拟与测量数据

7 总结

相位噪声较差的时钟会降低转换器的性能。为了避免性能下降，目标时钟的相位噪声比转换器的相位噪声高 6dBc/Hz。使用时钟树架构来查看满足系统要求的时钟选项列表，并使用提供的 SNR2Jitter_Curves Excel 工具来查看不同的执行时钟对转换器 SNR 的影响。使用性能更好的时钟并不总能胜过成本、面积和抖动等其他考虑因素。根据使用的转换器、应用要求和模拟输入频率，需要在抖动性能、成本和面积之间取得平衡，以确定给定应用的理想选择。使用时钟树架构、SNR2Jitter_Curves Excel 工具和 PLLatinum Sim 帮助平衡性能、成本、面积和功耗，以便为给定的高速转换器应用选择合适的 TI 时钟。