ZHDA122 April   2026 ADC12DJ5200RF , ADC32RF54 , ADC32RF55 , LMX2572 , LMX2594 , LMX2820

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 时钟相位噪声曲线对转换器性能的影响
  6. 3 确定所选数据转换器的时钟性能目标值
  7. 4 根据确定的指定要求缩小要选择的 TI 时钟范围
  8. 5 分析建议的时钟抖动对转换器性能的影响
  9. 6 了解时钟性能对转换器 SNR 的影响
    1. 6.1 与 TI 高速转换器配合使用时 TI 时钟器件的限制
  10. 7 总结
  11. 8 参考资料
  12. 9 附录 A：时钟树架构 (CTA) 详细分步指南
  13. 10附录 B：使用 PLLatinum Sim 表示应用集成带宽的时钟抖动
  14. 11附录 C：PLLatinum Sim 相位噪声曲线比较分步指南
  15. 12附录 D：比较 PLLatinum Sim 的相位噪声曲线模拟与测量数据

3 确定所选数据转换器的时钟性能目标值

如前所述，为了充分提高转换器的性能，时钟的相位噪声必须至少比转换器的相位噪声高 6dBc/Hz。这相当于将转换器的孔径抖动减半。当使用 ADC12DJ5200RF 作为基准转换器时，时钟的抖动必须至少为 25fs 的抖动（ADC12DJ5200RF 的孔径抖动为 50fs）。要确定时钟的目标本底噪声，请从转换器的本底噪声中减去 6dBc/Hz。ADC12DJ5200RF 的本底噪声为 -151.8dBFS/Hz，因此，目标时钟本底噪声为 -157.8dBc/Hz。

要了解有关相位噪声和抖动之间关系的更多信息，请参阅 BAW 振荡器的抖动和相位噪声定义以及抖动和相位噪声测量技术。