ZHDA076A March   2026  – March 2026 AM68A , AM69A , TDA4VM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1TDA4VH 内的数据移动
    1. 1.1 通用总线架构子系统 (CBASS)
    2. 1.2 导航器子系统 (NAVSS)
      1. 1.2.1 NAVSS 北桥 (NB)
    3. 1.3 多核共享内存控制器 (MSMC)
  5. 2服务质量 (QoS)
    1. 2.1 NAVSS0
      1. 2.1.1 NAVSS0 北桥
        1. 2.1.1.1 正常流量与实时流量的区别
    2. 2.2 多核共享内存控制器 (MSMC)
    3. 2.3 DDR 子系统 (DDRSS)
      1. 2.3.1 MSMC2DDR 桥接器
      2. 2.3.2 服务等级 (CoS)
    4. 2.4 QoS 摘要
  6. 3案例研究：显示同步丢失问题
    1. 3.1 问题说明
    2. 3.2 设置和重新创建
      1. 3.2.1 要求
        1. 3.2.1.1 RTOS 补丁
          1. 3.2.1.1.1 0001-vision_apps-Remove-the-DSS-application-from-MCU2_0.patch
          2. 3.2.1.1.2 0002-vision_apps-Remove-display-use-from-the-AVP-demo.patch
        2. 3.2.1.2 Linux 补丁
          1. 3.2.1.2.1 0001-arm64-dts-ti-k3-j784s4-vision-apps-Re-enable-DSS-for.patch
      2. 3.2.2 主机设置
      3. 3.2.3 目标设置
      4. 3.2.4 重新创建
    3. 3.3 调试 QoS
      1. 3.3.1 CPTracer
        1. 3.3.1.1  设置
        2. 3.3.1.2  分析吞吐量
        3. 3.3.1.3  分析延迟
        4. 3.3.1.4  分析事务
        5. 3.3.1.5  分析相关路由
        6. 3.3.1.6  分析 DSS 吞吐量
          1. 3.3.1.6.1 理论 DSS 吞吐量
          2. 3.3.1.6.2 正常 DSS 吞吐量
          3. 3.3.1.6.3 AVP 演示运行时的 DSS 吞吐量
        7. 3.3.1.7  分析 DSS 延迟
        8. 3.3.1.8  分析 C7x 吞吐量
        9. 3.3.1.9  分析 C7x 吞吐量与 DSS 延迟
        10. 3.3.1.10 分析 C7x_4 内核事务
      2. 3.3.2 编辑 QoS 设置
        1. 3.3.2.1 编辑顺序 ID
          1. 3.3.2.1.1 DSS 顺序 ID
          2. 3.3.2.1.2 C7x 顺序 ID
        2. 3.3.2.2 NRT 和 RT 路由
          1. 3.3.2.2.1 U-Boot 中的 NRT 和 RT 路由
        3. 3.3.2.3 编辑优先级
          1. 3.3.2.3.1 DSS 优先级
          2. 3.3.2.3.2 C7x 优先级
      3. 3.3.3 编辑 CoS 映射
        1. 3.3.3.1 CoS 映射寄存器
        2. 3.3.3.2 检查 CoS 映射
    4. 3.4 修复 DSS 同步丢失问题
      1. 3.4.1 重新映射 C7x_4 内核事务
        1. 3.4.1.1 ti-u-boot-2023.04
        2. 3.4.1.2 ti-u-boot-2025.01
      2. 3.4.2 遵守所有优先级
        1. 3.4.2.1 ti-u-boot-2023.04
        2. 3.4.2.2 ti-u-boot-2025.01
  7. 4总结
  8. 5参考资料
  9. 6修订历史记录

2.3.2 服务等级 (CoS)

注：

请阅读 TDA4VH TRM 的 8.2.3.1.2 服务等级 (CoS) 小节，了解更多详细信息。

服务等级特定于 DDRSS，并且用于控制系统 (VBUSM.C) 优先级如何映射到 DDRSS 内部优先级。MSMC2DDR 桥接器具有以下寄存器来将 VBUSM.C 优先级映射到 DRR 控制器优先级：

  • 范围匹配寄存器：

    • DDRSS_V2A_R1_MAT_REG

    • DDRSS_V2A_R2_MAT_REG

    • DDRSS_V2A_R3_MAT_REG

  • 优先级映射寄存器：

    • DDRSS_V2A_LPT_DEF_PRI_MAP_REG

    • DDRSS_V2A_LPT_R1_PRI_MAP_REG

    • DDRSS_V2A_LPT_R2_PRI_MAP_REG

    • DDRSS_V2A_LPT_R3_PRI_MAP_REG

    • DDRSS_V2A_HPT_DEF_PRI_MAP_REG

    • DDRSS_V2A_HPT_R1_PRI_MAP_REG

    • DDRSS_V2A_HPT_R2_PRI_MAP_REG

    • DDRSS_V2A_HPT_R3_PRI_MAP_REG

图 2-1（取自 TDA4VH TRM）展示了优先级映射寄存器如何将传入的优先级映射到相应的 DDR 优先级。

DDRSS CoS 映射图图 2-1 DDRSS CoS 映射图