ZHDA076A March 2026 – March 2026 AM68A , AM69A , TDA4VM
找到了根本原因后,接下来需要决定如何解决问题。
使 DDR 控制器内的所有优先级都得到均衡,可带来若干益处。也就是说,当优先级较高的线程进入队列时,不会逐出任何线程,这有助于防止页面抖动。然而,在这种情况下,不遵守优先级所带来的弊端远大于其益处。
有几种方法可以解决同步丢失问题:
仅重映射 C7x_4 内核事务将解决同步丢失问题,同时使所有其他事务能够取代 DSS 事务。在所有事务中遵守优先级将强制 DDRSS 以其 VBUSM.C 优先级相应地处理所有事务。
由于只有八种不同的 AXI 优先级设置,因此在尝试在所有事务中遵守优先级时,HPT 和 LPT 之间存在一些重叠。
| 实时或非实时 | VBUSM.C 优先级 | AXI 优先级 |
|---|---|---|
| 实时 | 0 | 0 |
| 实时 | 1 | 0 |
| 实时 | 2 | 1 |
| 实时 | 3 | 1 |
| 实时 | 4 | 2 |
| 非实时 | 0 | 2 |
| 实时 | 5 | 3 |
| 非实时 | 1 | 3 |
| 实时 | 6 | 4 |
| 非实时 | 2 | 4 |
| 实时 | 7 | 5 |
| 非实时 | 3 | 5 |
| 非实时 | 4 | 6 |
| 非实时 | 5 | 6 |
| 非实时 | 6 | 7 |
| 非实时 | 7 | 7 |
CoS 映射在电路板初始化期间添加到 U-Boot。为 ti-u-boot-2023.04 和 ti-u-boot-2025.01 分支编写了补丁。