ZHCZ029D July   2023  – April 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   TMS320F28P65x MCU 器件勘误表器件修订版本 A、0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 A 使用说明和公告
    1. 3.1 器修订版本 A 使用说明
      1. 3.1.1 PIE：背对背 PIEACK 写入和手动 CPU 中断屏蔽清除之后的伪波嵌套中断
      2. 3.1.2 将嵌套中断与重复块一起使用时的注意事项
      3. 3.1.3 GPIO：GPIO 数据寄存器仅通过 CPU1 复位进行复位
      4. 3.1.4 安全性：主要的防御层是构建芯片安全边界，从启用 JTAGLOCK 和零引脚引导至闪存功能开始
    2. 3.2 器件修订版本 A 公告
      1.      公告
      2.      公告
      3.      公告
      4. 3.2.1 公告
      5.      公告
      6. 3.2.2 公告
      7. 3.2.3 公告
      8. 3.2.4 公告
      9.      公告
      10.      公告
      11.      公告
      12.      公告
      13.      公告
      14. 3.2.5 公告
      15.      公告
      16.      公告
      17.      公告
      18.      公告
  6. 4器件修订版本 0 使用说明和公告
    1. 4.1 器件修订版本 0 使用说明
    2. 4.2 器件修订版本 0 公告
      1. 4.2.1 公告
  7. 5文档支持
  8. 6商标
  9. 7修订历史记录

公告

I2C：目标发送器模式、标准模式 SDA 时序限制

受影响版本

0、A

详细信息

MCU 上的 I2C 外设是一款快速模式器件；当与标准模式主机一同使用时，其将对 SCL（时钟）线路执行时钟延展。

I2C 规范对于标准模式系统中使用的快速模式器件有一项要求，即在释放 SCL 线路之前满足 tSU:DAT（数据设置时间）+ tr (max)（上升时间）。请参阅 NXP 半导体 I2C 总线规范和用户手册(UM10204) 中“标准、快速和快速模式 Plus I2C 总线器件的 SDA 和 SCL 总线特性”表的脚注 4。

然而，在上述情况下， C2000 I2C 时钟会将 SCL 线延展到一个固定量 = 6 * fmod 时钟（C2000 的 I2C 时钟速率）。当 C2000™微控制器充当标准模式主机的目标发送器时，如果 SDA 的 tr 过长，则 C2000 可能会在数据 (SDA) 就绪之前释放时钟线路 (SCL)。

NXP Semiconductors I2C 总线规范和用户手册 (UM10204) 中的“上拉电阻器大小调整”部分提供了有关根据上升时间 (tr) 和总线电容 (Cb) 选择适当 pu 电阻器 (Rp) 的更多详细信息，如方程式 1所示。

方程式 1. Rp(max)=tr0.8473×Cb

权变措施

  1. 通过使用强上拉电阻来减小 tr
    为了确保满足 tSU:DAT + tr (max)，用户可以在 SDA 线路上配置上拉电阻，以便根据其系统中的 fmod 时钟值，满足表 3-2的“SDA 数据上升时间要求”列中列出的限制。这将确保在 C2000 释放 SCL 信号时，SDA 线路上存在的数据有效。

    表 3-3给出了在给定 fmod 时钟 (MHz) 和 Cb（总线电容）下的建议 Rp 电阻值。对于其他 Cb 值，请使用方程式 1来计算系统中所需的 Rp 值。
    表 3-2 C2000 作为带有标准模式主机的目标发送器时的数据上升时间要求
    fmod 时钟 (MHz) fmod 周期 (ns) C2000 I2C 的 SCL 时钟延展延迟 (ns)：（6*fmod 时钟） 数据建立时间 (ns)：tSU:DAT （标准模式） SDA 数据上升时间要求 (ns)：tr
    7 142.9 857 250 607
    8 125 750 500
    9 111 666 416
    10 100 600 350
    11 90.9 545 295
    12 83.3 500 250
    表 3-3 公共总线电容 (Cb) 的上拉电阻 (Rp) 值
    fmod 时钟 (MHz) SDA 数据上升时间要求 (ns)：tr Rp (kΩ)，对于
    Cb = 100 pF    		 Rp (kΩ)，对于
    Cb = 200 pF    		 Rp (kΩ)，对于
    Cb = 300 pF    		 Rp (kΩ)，对于
    Cb = 400 pF
    7 607 7.1 3.5 2.3 1.7
    8 500 5.9 2.9 1.9 1.4
    9 416 4.9 2.4 1.6 1.2
    10 350 4.1 2.0 1.3 1.0
    11 295 3.4 1.7 1.1 0.8
    12 250 2.9 1.4 0.9 0.7
  2. Tr = 1000ns
    由于一般 I2C 使用方面的限制、因此不推荐使用此权变措施、请尽可能使用权变措施 1。
    如果系统在 SDA 线路上需要 1000 ns 的上升时间、则可以将 C2000 I2C fmod 时钟配置为 4.8 MHz，以便时钟延展（6 * f mod 时钟）满足该要求。由此可得，tr = (1/4.8 MHz) * 6 = 1000 ns。此权变措施仅在 C2000 I2C 是 I2C 总线上目标的系统中有效。请注意，4.8 MHz 超出了数据表中 fmod 时钟 7 MHz 至 12 MHz 的所需范围。在 4.8 MHz 时使用 fmod ，尽管其已超出数据表的所需范围，也将适用于标准模式主机总线上的目标模式下的 C2000 I2C。除了此权变措施中列出的配置外，在任何其他配置中使用 fmod = 4.8 MHz 都将导致违反其他时序参数的要求，因此不允许如此操作。