ZHCUD32 June   2025 TAS5830

 

  1.   1
  2.   摘要
  3.   商标
  4. 1总体概述
    1. 1.1 支持的用例
  5. 2处理流程
    1. 2.1  概述
    2. 2.2  处理流程 1
      1. 2.2.1  SRC
      2. 2.2.2  输入混合器
      3. 2.2.3  均衡器
      4. 2.2.4  音量
      5. 2.2.5  DPEQ
      6. 2.2.6  三频带 DRC
      7. 2.2.7  AGL
      8. 2.2.8  限幅器
      9. 2.2.9  输出交叉开关
      10. 2.2.10 DSP 存储器映射
    3. 2.3  处理流程 2
      1. 2.3.1 SRC
      2. 2.3.2 输入混合器
      3. 2.3.3 均衡器
      4. 2.3.4 音量
      5. 2.3.5 双频带 DRC
      6. 2.3.6 AGL
      7. 2.3.7 限幅器
      8. 2.3.8 输出交叉开关
      9. 2.3.9 DSP 存储器映射
    4. 2.4  处理流程 3
      1. 2.4.1 SRC
      2. 2.4.2 输入混合器
      3. 2.4.3 均衡器
      4. 2.4.4 音量
      5. 2.4.5 双频带 DRC
      6. 2.4.6 AGL
      7. 2.4.7 限幅器
      8. 2.4.8 输出交叉开关
      9. 2.4.9 DSP 存储器映射
    5. 2.5  处理流程 4
      1. 2.5.1 SRC
      2. 2.5.2 音量
      3. 2.5.3 DSP 存储器映射
    6. 2.6  处理流程 5
      1. 2.6.1  SRC
      2. 2.6.2  输入混合器
      3. 2.6.3  均衡器
      4. 2.6.4  音量
      5. 2.6.5  DPEQ
      6. 2.6.6  三频带 DRC
      7. 2.6.7  AGL
      8. 2.6.8  限幅器
      9. 2.6.9  输出交叉开关
      10. 2.6.10 DSP 存储器映射
    7. 2.7  处理流程 6
      1. 2.7.1 SRC
      2. 2.7.2 输入混合器
      3. 2.7.3 均衡器
      4. 2.7.4 音量
      5. 2.7.5 双频带 DRC
      6. 2.7.6 AGL
      7. 2.7.7 限幅器
      8. 2.7.8 输出交叉开关
      9. 2.7.9 DSP 存储器映射
    8. 2.8  处理流程 7
      1. 2.8.1 SRC
      2. 2.8.2 输入混合器
      3. 2.8.3 均衡器
      4. 2.8.4 音量
      5. 2.8.5 双频带 DRC
      6. 2.8.6 AGL
      7. 2.8.7 限幅器
      8. 2.8.8 输出交叉开关
      9. 2.8.9 DSP 存储器映射
    9. 2.9  处理流程 8
      1. 2.9.1 SRC
      2. 2.9.2 音量
      3. 2.9.3 DSP 存储器映射
    10. 2.10 处理流程 9
      1. 2.10.1 SRC
      2. 2.10.2 输入混合器
      3. 2.10.3 均衡器
      4. 2.10.4 音量
      5. 2.10.5 双频带 DRC
      6. 2.10.6 单频带 DRC
      7. 2.10.7 输出交叉开关
      8. 2.10.8 DSP 存储器映射
  6. 3音频处理区块
    1. 3.1 输入混合器
    2. 3.2 均衡器
    3. 3.3 音量
    4. 3.4 DPEQ
      1. 3.4.1 DPEQ
      2. 3.4.2 能量感应
      3. 3.4.3 低电平 EQ
      4. 3.4.4 高电平 EQ
    5. 3.5 三频带 DRC
      1. 3.5.1 DRC 时间常数
      2. 3.5.2 交叉
    6. 3.6 双频带 DRC
      1. 3.6.1 DRC 时间常数
      2. 3.6.2 交叉
    7. 3.7 AGL
    8. 3.8 限幅器
    9. 3.9 输出交叉开关
  7.   A 附录
    1.     A.1 处理流程 1 和 5 的 DSP 存储器映射
    2.     A.2 处理流程 2、3、6 和 7 的 DSP 存储器映射
    3.     A.3 处理流程 4 和 8 的 DSP 存储器映射
    4.     A.4 流程 9 的 DSP 存储器映射

3.2 均衡器

均衡器使用级联的“直接形式 1”BQ 结构实现，如 图 3-4 中所示。

级联 BQ 结构图 3-4 级联 BQ 结构

所有 BQ 系数都使用 a0 进行标准化，以确保 B0 等于 1。该结构需要 5 个 BQ 系数，如 表 3-1 中所示。

表 3-1 BQ 系数标准化
BQ 系数系数计算
B0_DSPb0/a0
B1_DSPb1 / (a0 × 2)
B2_DSPb2/a0
A1_DSP–a1 / (a0 × 2)
A2_DSP–a2 / a0

下面 图 3-5 中显示的均衡器调优窗口包含 14 个左右通道的独立滤波器。它们用于调整整个系统的频率响应。这是进行大部分频率补偿的地方。可以制作复杂的调谐曲线来补偿扬声器响应中的不足。

均衡器调优窗口图 3-5 均衡器调优窗口

如 图 3-5 所示，每个滤波器都有相当多的不同类型，并且可以独立地打开或关闭。对这些滤波器的所有更改都会反映在上面的图表中。复合图（红色）显示了应用于输入数字音频数据的整体频率响应变化。

左右通道的均衡器默认是联动的，但可以通过取消选择“Gang（联动）”选项来单独配置。