ZHCUBV2 March   2024 PGA849

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 EVM 电路说明
    2. 2.2 跳线设置
    3. 2.3 电源连接
    4. 2.4 模拟输入和输出连接
    5. 2.5 基准输入
    6. 2.6 数字输入引脚和增益控制
    7. 2.7 更改
    8. 2.8 最佳实践
      1. 2.8.1 静电放电警告
      2. 2.8.2 表面高温警告
  8. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单
  9. 4其他信息
    1. 4.1 商标
  10. 5相关文档

PCB 布局

PGA849EVM 采用四层 PCB 设计。图 4-2图 4-6 展示了 PCB 分层图解。顶层由所有信号路径引线组成,并浇注了坚固的接地层。差分输入采用对称电路板布局布线,以便保持良好的性能匹配并提高共模噪声抑制能力。应尽可能对称地对正路径和负路径进行布线。可选的差分输入低通滤波电容放置在非常靠近 PGA 输入的位置,以便减少外部噪声。电容器 C17 放置在靠近 REF 引脚的位置,以便避免注入噪声。去耦电容器 C2、C15、C3 和 C16 位于顶层尽可能靠近器件电源引脚的位置。第二个内部层是专用的实心 GND 平面。施加在基准引脚上的电压源必须具有低输出阻抗。REF 引脚上的任何电阻与内部 5kΩ 电阻器串联,这会导致内部差分放大器的四个电阻器不平衡。可选 OPA192 缓冲器 (U2) 靠近 REF 引脚放置,以便更大限度地减少 REF 引脚中的串联电阻。独立过孔位于每个元件的接地连接处,以提供低阻抗接地路径。从第三个内部层和底层进行布线,以连接输入级电源和输出级电源。

GUID-20240313-SS0I-QKZC-LRZ4-HS7WB8LBHVT6-low.png图 3-2 顶部覆盖层 PCB 布局
GUID-20240313-SS0I-29FT-CVHD-KSNXTWV56SGG-low.png图 3-3 顶层 PCB 布局
GUID-20240313-SS0I-PSK7-BDF7-K4CDHSKJ4F8Z-low.png图 3-4 接地层 PCB 布局
GUID-20240313-SS0I-T5X4-QPZS-PBZNZXN6PSCT-low.png图 3-5 电源层 PCB 布局
GUID-20240313-SS0I-WHJC-SFSN-73J8QT6Q4DB8-low.png图 3-6 底层 PCB 布局