ZHCUAT8 January 2023
|
标头标记 |
说明 |
|---|---|
|
J10 |
高侧栅极驱动器次级测试引脚 |
|
J21 |
低侧栅极驱动器次级测试引脚 |
|
J26 |
低侧栅极驱动器初级测试引脚 |
|
J27 |
低侧栅极驱动器初级测试引脚 |
|
J30 |
高侧栅极驱动器初级测试引脚 |
|
J31 |
高侧栅极驱动器初级测试引脚 |
|
J32 |
高侧栅极驱动器初级 ASC 测试引脚 |
|
J35 |
低侧栅极驱动器初级 ASC 测试引脚 |
|
连接器标记 |
说明 |
|---|---|
|
J1 |
MCU 子卡 |
| J2 | JTAG 接口 |
|
J5 |
替代 MCU 子卡 |
|
J12 |
XM3 SiC FET V+ 引脚（高侧漏极） |
|
J14 |
XM3 SiC FET G1 和 K1 引脚（高侧栅极和源极） |
|
J15 |
XM3 SiC FET NTC1 和 NTC2 引脚 (NTC) |
|
J16 |
用于高侧栅源的 MMCX 探头连接器 |
|
J17 |
用于低侧 DESAT (CS) 源极的 MMCX 探头连接器 |
|
J18 |
用于高侧 DESAT(CS) 源极的 MMCX 探头连接器 |
|
J24 |
XM3 SiC FET G2 和 K2 引脚（低侧栅极和源极） |
|
J25 |
用于低侧栅源的 MMCX 探头连接器 |
|
J28 |
TI USB2ANY |
|
测试点 |
测试点板标记 |
说明 |
|---|---|---|
|
TP1 |
PWM2H |
高侧正 PWM 输入（INP、以 GND 为基准） |
|
TP2 |
PWM2L |
高侧负 PWM 输入（INN，以 GND 为基准） |
|
TP3 |
TP3 |
高侧 XM3 SiC FET 栅极（以 GNDH2 为基准） |
|
TP4 |
AI1H |
高侧 AI1 ADC 通道（以 GNDH2 为基准） |
|
TP5 |
GNDH2 |
高侧隔离接地 |
|
TP6 |
GND |
初级侧接地 |
|
TP7 |
PWM1H |
低侧正 PWM 输入（INP，以 GND 为基准） |
|
TP8 |
PWM1L |
低侧负 PWM 输入（INN，以 GND 为基准） |
|
TP9 |
TP9 |
低侧 XM3 SiC FET 栅极（以 GNDL2 为基准） |
|
TP10 |
AI1L |
低侧 AI1 ADC 通道（以 GNDL2 为基准） |
|
TP11 |
ASCL_S_EN_IN |
低侧次级侧 ASC 使能（以 GNDL2 为基准） |
|
TP12 |
GNDL2 |
低侧隔离接地 |
|
TP13 |
ASCL_SEC_IN |
低侧次级侧 ASC 安全状态或 AI2 ADC 通道（以 GNDL2 为基准） |
|
TP14 |
GND |
初级侧接地 |
|
TP15 |
VCCL2 |
低侧 VCC2 电源（以 GNDL2 为基准） |
|
TP16 |
24V 输入电压 |
+24V 电源（以 GND 为基准） |
|
TP17 |
GNDL2 |
低侧隔离接地 |
|
TP18 |
GND |
初级侧接地 |
|
TP19 |
5V VIN |
+5V 电源（以 GND 为基准） |
|
TP20 |
GND |
初级侧接地 |
|
TP21 |
GND |
初级侧接地 |
|
TP22 |
VEEL2 |
低侧 VEE2 电源（以 GNDL2 为基准） |
|
TP23 |
VCC2H |
高侧 VCC2 电源（以 GNDH2 为基准） |
|
TP24 |
GND2H |
高侧隔离接地（以 GNDH2 为基准） |
|
TP25 |
ENA_HS |
高侧 UCC14240-Q1 使能输入（以 GND 为基准） |
|
TP26 |
VEEH2 |
高侧 VEE2 电源（以 GNDH2 为基准） |
|
TP30 |
GND |
初级侧接地 |
|
TP31 |
GND |
初级侧接地 |
|
TP32 |
GND |
初级侧接地 |
|
TP35 |
ASC_S_EN_IN |
高侧次级侧 ASC 使能（以 GNDH2 为基准） |
|
TP36 |
GNDH2 |
高侧隔离接地 |
|
TP37 |
VDC_BUS |
半桥总线电压（以 GNDL2 为基准） |
|
TP38 |
GNDL2 |
低侧隔离接地 |
|
TP39 |
ASCH_SEC_IN |
高侧次级侧 ASC 安全状态或 AI2 ADC 通道（以 GNDH2 为基准） |
|
TP50 |
ENA_L |
低侧 UCC14240-Q1 使能输入（以 GND 为基准） |
|
插孔 |
跳线设置选项 |
默认值 |
|---|---|---|
|
J3 (nCS) |
选项 A：J3-1 和 J3-2 上的跳线（独立外设 SPI） 选项 B：J3-2 和 J3-3 上的跳线（菊花链和基于地址的 SPI） |
选项 A |
|
J4 (INTLOCK_A) |
选项 A：J4-1 和 J4-2 上的跳线（无互锁） 选项 B：J4-2 和 J4-3 上的跳线（互锁：低侧驱动器 INN 与高侧驱动器 INP 短接） |
选项 A |
|
J6 (SDI) |
选项 A：已安装跳线（独立外设和基于地址的 SPI） 选项 B：未安装跳线（菊花链 SPI） |
选项 A |
|
J7 (INTLOCK_B) |
选项 A：J7-1 和 J7-2 上的跳线（无互锁） 选项 B：J7-2 和 J7-3 上的跳线（互锁：高侧驱动器 INN 与低侧驱动器 INP 短接） |
选项 A |
|
J8 (SDO) |
选项 A：已安装跳线（独立外设和基于地址的 SPI） 选项 B：未安装跳线（菊花链 SPI） |
选项 A |
|
J9 (SDO/SDI) |
选项 A：已安装跳线（菊花链 SPI） 选项 B：未安装跳线（独立外设和基于地址的 SPI） |
选项 B |
|
J11 |
选项 A：已安装跳线（将 3.3V LDO 输出连接到高侧 VCC1） 选项 B：未安装跳线（从高侧 VCC1 断开 3.3V LDO 输出） |
选项 A |
|
J13 |
选项 A：已安装跳线（连接高侧 100nF 负载） 选项 B：未安装跳线（断开高侧 100nF 负载） |
选项 A |
|
J22 |
选项 A：已安装跳线（将 3.3V LDO 输出连接到低侧 VCC1） 选项 B：未安装跳线（从低侧 VCC1 断开 3.3V LDO 输出） |
选项 A |
|
J23 |
选项 A：已安装跳线（连接低侧 100nF 负载） 选项 B：未安装跳线（断开低侧 100nF 负载） |
选项 A |
|
J41 |
选项 A：J41-1 和 J41-2 上的跳线（禁用低侧 UCC14240-Q1） 选项 B：J41-2 和 J41-3 上的跳线（启用低侧 UCC14240-Q1） |
选项 B |
|
J42 |
选项 A：J41-1 和 J41-2 上的跳线（禁用高侧 UCC14240-Q1） 选项 B：J41-2 和 J41-3 上的跳线（启用高侧 UCC14240-Q1） |
选项 B |