ZHCUAR4B February   2023  – September 2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
      1. 1.3.1 关键特性
        1. 1.3.1.1 处理器
        2. 1.3.1.2 存储器
        3. 1.3.1.3 JTAG 仿真器
        4. 1.3.1.4 支持的接口和外设
        5. 1.3.1.5 扩展连接器接头，可支持应用特定附加电路板
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 EVM 版本和组件型号
    2. 2.2 系统说明
      1. 2.2.1 带标记的电路板图像
      2. 2.2.2 功能方框图
      3. 2.2.3 AM62A 低功耗 SK EVM 接口映射
      4. 2.2.4 上电/断电过程
        1. 2.2.4.1 上电过程
        2. 2.2.4.2 断电过程
        3. 2.2.4.3 电源测试点
      5. 2.2.5 外设和主要元件描述
        1. 2.2.5.1  时钟
          1. 2.2.5.1.1 外设参考时钟
        2. 2.2.5.2  复位
        3. 2.2.5.3  CSI 接口
        4. 2.2.5.4  音频编解码器接口
        5. 2.2.5.5  HDMI 显示接口
        6. 2.2.5.6  JTAG 接口
        7. 2.2.5.7  测试自动化接头
        8. 2.2.5.8  UART 接口
        9. 2.2.5.9  USB 接口
          1. 2.2.5.9.1 USB 2.0 Type-A 接口
          2. 2.2.5.9.2 USB 2.0 Type-C 接口
        10. 2.2.5.10 存储器接口
          1. 2.2.5.10.1 LPDDR4 接口
          2. 2.2.5.10.2 八进制串行外设接口 (OSPI)
          3. 2.2.5.10.3 MMC 接口
            1. 2.2.5.10.3.1 MMC0 - eMMC 接口
            2. 2.2.5.10.3.2 MMC1 – Micro SD 接口
            3. 2.2.5.10.3.3 MMC2 - M.2 Key E 接口
          4. 2.2.5.10.4 电路板 ID EEPROM
        11. 2.2.5.11 以太网接口
          1. 2.2.5.11.1 CPSW 以太网 PHY 默认配置
        12. 2.2.5.12 GPIO 端口扩展器
        13. 2.2.5.13 GPIO 映射
        14. 2.2.5.14 电源
          1. 2.2.5.14.1 电源要求
          2. 2.2.5.14.2 电源输入
          3. 2.2.5.14.3 电源
          4. 2.2.5.14.4 AM62A SoC 电源
          5. 2.2.5.14.5 电流监测
        15. 2.2.5.15 AM62A 低功耗 SK EVM 用户设置和配置
          1. 2.2.5.15.1 引导模式
          2. 2.2.5.15.2 用户测试 LED
        16. 2.2.5.16 扩展接头
          1. 2.2.5.16.1 用户扩展连接器
          2. 2.2.5.16.2 MCU 连接器
        17. 2.2.5.17 I2C 地址映射
  9. 3硬件设计文件
    1. 3.1 原理图、PCB 布局和 BOM
  10. 4其他信息
    1. 4.1 已知硬件或软件问题
    2. 4.2 EMC、EMI 和 ESD 合规性
    3. 4.3 商标
    4.     72
  11. 5修订历史记录
2.2.5.11.1 CPSW 以太网 PHY 默认配置

DP83867 的默认配置是通过 PHY 特定引脚上的多个电阻器上拉和下拉值确定的。根据安装的值，每个配置引脚可设置为四种模式之一。AM62A 低功耗 SK EVM 采用支持 RGMII 接口的 48 引脚 QFN 封装。

DP83867 PHY 使用基于电阻器搭接的四级配置，可生成四个不同的电压范围。电阻器与 RX 数据和控制引脚相连，这些引脚通常由 PHY 驱动，是处理器的输入。每种模式的电压范围如下所示：

模式 1 - 0V 至 0.3V

模式 2 - 0.462V 到 0.6303V

模式 3 – 0.7425V 至 0.9372V

模式 4 – 2.2902V 至 2.9304V

在所有配置引脚（LED_0 除外）上提供了上拉和下拉电阻器空间。LED_0 用于镜像启用，默认情况下设为模式 1，模式 4 不适用，模式 2、模式 3 选项不能满足要求。PHY 绑定了电阻器，以实现以下配置：

PHY 地址：00000

Auto_neg：启用

ANG_SEL：10/100/1000

RGMII TXCLK 偏斜：0ns

RGMII RXCLK 偏斜：2ns

表 2-8 CPSW 以太网配置设置
Strap 设置 引脚名称 Strap 功能 模式 Strap 功能值 说明
PHY 地址 RX_D2 PHY_AD3 1 0 PHY 地址：0000
PHY_AD2 1 0
RX_D0 PHY_AD1 1 0
PHY_AD0 1 0
自动协商 RX_DV/RX_CTRL 自动协商 3 0 自动协商禁用 = 0
运行模式 LED2 RGMII 时钟偏差 TX[1] 5 0 RGMII TX 时钟偏差设为 0ns
RGMII 时钟偏差 TX[0] 5 0
LED_1 RGMII 时钟偏差 TX[2] 5 1
ANEG_SEL 1 0 广播能力 10/100/1000
LED_0 镜像启用 1 0 镜像启用已禁用
GPIO_1 RGMII 时钟偏差 RX[2] 1 0 RGMII RX 时钟偏差设为 2ns
RGMII 时钟偏差 TX[1] 1 0
GPIO_0 RGMII 时钟偏差 RX[0] 1 0