ZHCUAN2 August   2021 LMK1D1208

 

  1.   低附加抖动八路 LVDS 输出时钟缓冲器评估板
  2.   商标
  3. 1 特性
  4. 2 总体描述
  5. 3 信号路径和控制电路
  6. 4 入门
  7. 5 电源连接
  8. 6 输入时钟选择
    1. 6.1 差分输入
    2. 6.2 配置单端输入
  9. 7 输出时钟
  10. 8 EVM 电路板原理图
  11. 9 REACH 合规性
  12. 10物料清单

7 输出时钟

LMK1D1208 可生成多达八个 LVDS 输出，默认情况下，EVM（OUT1 和 OUT4）上可通过以下 SMA 提供两个输出：对于 OUT1 为 J7 和 J10；对于 OUT4 为 J8 和 J11。LVDS 输出与各自的 SMA 交流耦合。每个输出对在电路板上都有一个 100Ω 端接选项（组装了 R19 和 R20）。