ZHCUAN2 August   2021 LMK1D1208

 

  1.   低附加抖动八路 LVDS 输出时钟缓冲器评估板
  2.   商标
  3. 1 特性
  4. 2 总体描述
  5. 3 信号路径和控制电路
  6. 4 入门
  7. 5 电源连接
  8. 6 输入时钟选择
    1. 6.1 差分输入
    2. 6.2 配置单端输入
  9. 7 输出时钟
  10. 8 EVM 电路板原理图
  11. 9 REACH 合规性
  12. 10物料清单

6 输入时钟选择

LMK1D1208 可接受差分或单端时钟作为时钟输入。默认将板配置为两个器件输入处都有差分信号。输入可通过 SMA、J1、J3 或 J4、J6 施加这些输入。这些输入与器件交流耦合。共模电压由器件片上偏置发生器 (VAC_REF) 引脚提供。

LMK1D1208：可以使用跳线 J5 选择两个输入时钟中的任何一个。当 J5 将 IN_SEL 连接到 GND 时，选择 IN0。当 J5 将 IN_SEL 连接到 VDD 时，选择 IN1。