ZHCSZE5A December   2025  – September 2026 MSPM33C321A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
      1.      10
    3. 6.3 信号说明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
      13.      24
      14.      25
      15.      26
      16.      27
      17.      28
      18.      29
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 STOP/STANDBY 模式
      3. 7.5.3 SHUTDOWN 模式
      4. 7.5.4 VBAT 电流消耗
    6. 7.6  闪存存储器特性
    7. 7.7  电源时序
      1. 7.7.1 电源斜坡
      2. 7.7.2 POR 和 BOR
      3. 7.7.3 VBAT 特性
      4. 7.7.4 计时特点
    8. 7.8  时钟规范
      1. 7.8.1 系统振荡器 (SYSOSC)
      2. 7.8.2 高频晶体/时钟
      3. 7.8.3 系统锁相环 (SYSPLL)
      4. 7.8.4 低频振荡器 (LFOSC)
      5. 7.8.5 低频晶体/时钟
    9. 7.9  模拟规格
      1. 7.9.1 ADC 规格
        1. 7.9.1.1 ADC 电气特性
        2. 7.9.1.2 ADC 开关特性
        3. 7.9.1.3 ADC 线性参数
        4. 7.9.1.4 典型连接图
      2. 7.9.2 COMP 规格
        1. 7.9.2.1 比较器电气特性
      3. 7.9.3 VREF 规格
        1. 7.9.3.1 VREF 电压特性
        2. 7.9.3.2 VREF 电气特性
      4. 7.9.4 模拟 VBOOST 规范
        1. 7.9.4.1 模拟多路复用器 VBOOST
      5. 7.9.5 温度传感器
    10. 7.10 串行接口规范
      1. 7.10.1 UART
        1. 7.10.1.1 UART
      2. 7.10.2 I2C
        1. 7.10.2.1 I2C 特性
        2. 7.10.2.2 I2C 滤波器
        3. 7.10.2.3 I2C 时序图
      3. 7.10.3 SPI
        1. 7.10.3.1 SPI
        2. 7.10.3.2 SPI 时序图
      4. 7.10.4 CAN
        1. 7.10.4.1 CAN
      5. 7.10.5 QSPI
        1. 7.10.5.1 QSPI
        2. 7.10.5.2 QSPI 时序图
      6. 7.10.6 I2S/TDM
        1. 7.10.6.1 串行音频
        2. 7.10.6.2 I2S/TDM 时序图
    11. 7.11 数字 IO
    12. 7.12 TRNG
      1. 7.12.1 TRNG 电气特性
      2. 7.12.2 TRNG 开关特性
    13. 7.13 仿真和调试
      1. 7.13.1 SWD 时序
  9. 8 详细说明
    1. 8.1  支持 TrustZone 和 FPU 的 Arm Cortex-M33 内核
    2. 8.2  电源管理和时钟单元 (PMCU)
      1. 8.2.1 电源管理单元 (PMU)
      2. 8.2.2 时钟模块 (CKM)
      3. 8.2.3 工作模式
        1. 8.2.3.1 不同工作模式下的功能
    3. 8.3  器件内存映射
      1. 8.3.1 内存组织
      2. 8.3.2 外设内存映射
    4. 8.4  NVIC 中断映射
    5. 8.5  嵌入式闪存存储器
    6. 8.6  嵌入式 SRAM
    7. 8.7  DMA
    8. 8.8  事件管理器
    9. 8.9  错误聚合器模块 (EAM)
    10. 8.10 GPIO
    11. 8.11 IOMUX
      1. 8.11.1 输入/输出图
    12. 8.12 模拟模块
      1. 8.12.1 HSADC
      2. 8.12.2 COMP
      3. 8.12.3 温度传感器
      4. 8.12.4 VREF
      5. 8.12.5 器件模拟连接
    13. 8.13 安全和加密
      1. 8.13.1 全局安全控制器 (GSC)
      2. 8.13.2 AESADV
      3. 8.13.3 SHA256
      4. 8.13.4 公钥算法 (PKA)
      5. 8.13.5 TRNG
      6. 8.13.6 密钥库
      7. 8.13.7 CRC
    14. 8.14 串行通信接口
      1. 8.14.1 UNICOMM (UART/I2C/SPI)
        1. 8.14.1.1 UART (UNICOMM)
        2. 8.14.1.2 I2C (UNICOMM)
        3. 8.14.1.3 SPI (UNICOMM)
      2. 8.14.2 CAN-FD
      3. 8.14.3 四路 SPI（QSPI）
      4. 8.14.4 数字音频接口 - I2S/TDM
    15. 8.15 LFSS
    16. 8.16 计时器、RTC_A 和看门狗
      1. 8.16.1 计时器 (TIMx)
      2. 8.16.2 RTC_A
      3. 8.16.3 IWDT
      4. 8.16.4 WWDT
    17. 8.17 串行线调试接口
    18. 8.18 引导加载程序 (BSL)
    19. 8.19 Device Factory Constants
    20. 8.20 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1.     封装选项附录

9.1.1 原理图

TI 建议在 VDD 和 VSS 引脚之间连接大容量去耦电容器 (CVDD) 和小容值低 ESR 陶瓷去耦电容器 (CDEC) 的组合，并将这些电容器尽可能靠近其去耦的电源引脚放置（几毫米以内），以实现最小的环路面积。CVDD 大容量去耦电容器具有数据表规格部分给出的标准值，但可以根据 PCB 设计和应用要求，在需要时进行调整。例如，可以使用容量更大的电容器，但会影响电源轨斜升时间。

必须将 NRST 复位引脚上拉至 VDD（电源电平），器件才能解除复位状态，开始引导过程。TI 建议在大多数应用中，将外部上拉电阻 (RpuNRST) 与下拉电容 (CNRST) 连接，以确保默认 NRST 状态为逻辑高电平（不会触发 MCU 复位），同时允许 NRST 引脚由其他器件或调试探针控制。

VCORE 引脚需要连接一个储能电容器 (CVCORE) 来支持为 MCU 中的数字逻辑电源轨供电的 VCORE LDO，并且该电容器必须靠近器件放置，与器件接地保持最短距离。该 VCORE 引脚不用作外部电路的通用 LDO。

备注： 有关详细的应用设计指导（例如建议的硬件连接和外部无源器件选型），请参阅 MSPM33 C 系列 MCU 硬件开发指南。

MSPM33C321A MSPM33C3219 基本应用原理图

图 9-1 基本应用原理图