ZHCSZ90 November   2025 LM51251A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  器件配置（CFG 引脚）
      2. 6.3.2  器件和相位启用/禁用（UVLO/EN、EN2）
      3. 6.3.3  双器件运行
      4. 6.3.4  开关频率和同步 (SYNCIN)
      5. 6.3.5  双随机展频 (DRSS)
      6. 6.3.6  运行模式（BYPASS、DEM、FPWM）
      7. 6.3.7  VCC 稳压器，BIAS（BIAS 引脚、VCC 引脚）
      8. 6.3.8  软启动（SS 引脚）
      9. 6.3.9  VOUT 编程（VOUT、ATRK、DTRK）
      10. 6.3.10 保护功能
        1. 6.3.10.1 VOUT 过压保护 (OVP)
        2. 6.3.10.2 热关断 (TSD)
      11. 6.3.11 故障指示器（nFAULT 引脚）
      12. 6.3.12 斜率补偿（CSP1、CSP2、CSN1、CSN2）
      13. 6.3.13 电流检测设置和开关峰值电流限制（CSP1、CSP2、CSN1、CSN2）
      14. 6.3.14 输入电流限制和监测（ILIM、IMON、DLY）
      15. 6.3.15 最大占空比和最小可控导通时间限制
      16. 6.3.16 信号抗尖峰脉冲概述
      17. 6.3.17 MOSFET 驱动器、集成式自举二极管和断续模式故障保护（LOx、HOx、HBx 引脚）
      18. 6.3.18 I2C 特性
        1. 6.3.18.1 寄存器 VOUT (0x0)
        2. 6.3.18.2 寄存器配置 1 (0x1)
        3. 6.3.18.3 寄存器配置 2 (0x2)
        4. 6.3.18.4 寄存器配置 3 (0x3)
        5. 6.3.18.5 寄存器运行状态 (0x4)
        6. 6.3.18.6 寄存器状态字节 (0x5)
        7. 6.3.18.7 寄存器清除故障 (0x6)
    4. 6.4 器件功能模式
      1. 6.4.1 关断状态
    5. 6.5 编程
      1. 6.5.1 I2C 总线运行
  8. 7 LM51251A-Q1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 反馈补偿
      2. 8.1.2 非同步应用
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1  确定相位总数
        2. 8.2.2.2  确定占空比
        3. 8.2.2.3  定时电阻器 RT
        4. 8.2.2.4  电感器选型 Lm
        5. 8.2.2.5  电流检测电阻器 (RCS)
        6. 8.2.2.6  电流检测滤波器 RCSFP、RCSFN、CCS
        7. 8.2.2.7  低侧电源开关 QL
        8. 8.2.2.8  高侧电源开关 QH
        9. 8.2.2.9  缓冲组件
        10. 8.2.2.10 Vout 编程
        11. 8.2.2.11 输入电流限制 (ILIM/IMON)
        12. 8.2.2.12 UVLO 分压器
        13. 8.2.2.13 软启动
        14. 8.2.2.14 CFG 设置
        15. 8.2.2.15 输出电容器 Cout
        16. 8.2.2.16 输入电容器 Cin
        17. 8.2.2.17 自举电容器
        18. 8.2.2.18 VCC 电容器 CVCC
        19. 8.2.2.19 BIAS 电容器
        20. 8.2.2.20 VOUT 电容器
        21. 8.2.2.21 环路补偿
      3. 8.2.3 应用曲线
        1. 8.2.3.1 效率
        2. 8.2.3.2 稳态波形
        3. 8.2.3.3 阶跃负载响应
        4. 8.2.3.4 同步操作
        5. 8.2.3.5 交流环路响应曲线
        6. 8.2.3.6 热性能
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.6 时序要求

在工作结温范围和建议的电源电压范围内测得（除非另有说明）
最小值 标称值 最大值 单位
总体器件特性
最短时间低电平 EN 切换  EN 从 H 切换到 L 并从 L 切换到 H 所测得的时间 1 µs
I2C 接口准备就绪所需的最短时间。 从 UVLO/EN > VEN-RISING 到 I2C 接口以接受命令的时间。CVCC = 5µF 1 2 ms
I2C 接口
fSCL SCL 时钟频率 标准模式 0 100 kHz
快速模式 0 400
快速+ 模式 (1) 0 1000
tLOW SCL 时钟的低电平周期 标准模式 4.7 µs
快速模式 1.3
快速+ 模式 (1) 0.5
tHIGH SCL 时钟的高电平周期 标准模式 4.0 µs
快速模式 0.6
快速+ 模式 (1) 0.26
tBUF 停止和启动条件之间的总线空闲时间
 标准模式 4.7 µs
快速模式 1.3
快速+ 模式 (1) 0.5
tSU:STA 重复启动条件的建立时间
 标准模式 4.7 µs
快速模式 0.6
快速+ 模式 (1) 0.26
tHD:STA （重复）启动条件后的
保持时间		 标准模式 4.0 µs
快速模式 0.6
快速+ 模式 (1) 0.26
tHD:DAT 数据保持时间 标准模式 0 µs
快速模式 0
快速+ 模式 (1) 0
tSU:DAT 数据设置时间 快速模式 100 ns
快速+ 模式 (1) 50
tr SDA 和 SCL 信号的上升时间
 标准模式 1000 ns
快速模式 20 300
快速+ 模式 (1) 20
tf SDA 和 SCL 信号的下降时间
 标准模式 300 ns
快速模式 20×VDD/5.5 300
快速+ 模式 (1) 20×VDD/5.5 120
tSU:STO STOP 条件的建立时间 标准模式 4.0 µs
快速模式 0.6
快速+ 模式 (1) 0.26
tVD:DAT 数据有效时间 标准模式 3.45 µs
快速模式 0.9
快速+ 模式 (1) 0.45
tVD:ACK 数据有效确认时间 标准模式 3.45 µs
快速模式 0.9
快速+ 模式 (1) 0.45
Cb 每个总线的容性负载 标准模式 400 pF
快速模式 400
(1) 快速+ 模式受支持但不完全符合 I2C 标准