ZHCSY63D April 2025 – November 2025 TPSM33606-Q1 , TPSM33610-Q1 , TPSM33620-Q1
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 电源电压 | ||||||
| VIN | 输入电压上升阈值 | 启动前 | 3.2 | 3.35 | 3.5 | V |
| 运行后 | 2.45 | 2.7 | 3 | V | ||
| IQ_VIN | 输入静态工作电流(非开关) | TA = 25°C,VEN = 3.3V,VFB = 1.5V | 1.2 | µA | ||
| ISDN_VIN | VIN 关断静态电流 | VEN = 0V,TA = 25°C | 0.3 | µA | ||
| ENABLE | ||||||
| VEN_RISE | EN 电压上升阈值 | 1.16 | 1.23 | 1.3 | V | |
| VEN_FALL | EN 电压下降阈值 | 0.81 | 0.9 | 0.97 | V | |
| VEN_HYS | EN 电压迟滞 | 0.275 | 0.353 | 0.404 | V | |
| VEN_WAKE | EN 唤醒阈值 | 0.5 | 0.7 | 1 | V | |
| ILKG-EN | 使能引脚输入漏电流 | VEN = VIN = 24V | 10 | nA | ||
| 内部 LDO VCC | ||||||
| VCC | 内部 LDO VCC 输出电压 | VFB = 0V,IVCC = 1mA | 3.1 | 3.3 | 3.5 | V |
| 反馈 | ||||||
| VFB | 内部基准电压精度 | 在 VIN 范围内,VOUT = 1V,FPWM 模式,FSW = 2.2MHz | 0.99 | 1 | 1.01 | V |
| VOUT_ACC_3V3 | 3.3V 固定 VOUT 修整选项的输出电压精度 | 在 VIN 范围,FPWM 模式,FSW = 2.2MHz | 3.27 | 3.3 | 3.33 | V |
| VOUT_ACC_5V0 | 5V 固定 VOUT 修整选项的输出电压精度 | 在 VIN 范围,FPWM 模式,FSW = 2.2MHz | 4.95 | 5 | 5.05 | V |
| IFB | FB 引脚的输入电流 | 可调配置,VFB = 1V | 10 | nA | ||
| 电流限值 | ||||||
| IL_HS | 高侧开关电流限值 (TPSM33620-Q1) | 占空比接近 0% | 3.4 | 4 | 4.6 | A |
| IL_LS | 低侧开关电流限值 (TPSM33620-Q1) | 1.9 | 2.2 | 2.53 | A | |
| IL_NEG | 负电流限制 (TPSM33620-Q1) | -1 | -0.8 | -0.6 | A | |
| IL_HS | 高侧开关电流限值 (TPSM33610-Q1) | 占空比接近 0% | 1.7 | 2 | 2.3 | A |
| IL_LS | 低侧开关电流限值 (TPSM33610-Q1) | 0.85 | 1.1 | 1.4 | A | |
| IL_NEG | 负电流限制 (TPSM33610-Q1) | -1 | -0.8 | -0.6 | A | |
| IL_HS | 高侧开关电流限值 (TPSM33606-Q1) | 占空比接近 0% | 1.5 | 1.8 | 2.1 | A |
| IL_LS | 低侧开关电流限值 (TPSM33606-Q1) | 0.85 | 1.1 | 1.4 | A | |
| IL_NEG | 负电流限制 (TPSM33606-Q1) | -1 | -0.8 | -0.6 | A | |
| IZC | 过零电流限值 | 自动模式 | 80 | mA | ||
| VHICCUP | FB 引脚上的电压低于该值时,模块进入断续模式 | 不是在软启动期间 | 0.4 | V | ||
| tW | 短路等待时间(软启动前的“断续”时间)(1) | 30 | 50 | 75 | ms | |
| 软启动 | ||||||
| tSS | 从第一个 SW 脉冲到 90% VREF 的时间 | VIN ≥ 4.2V | 2 | 3.5 | 4.6 | ms |
| 电源正常 | ||||||
| PGOV | PG 上限阈值 - 上升 | VOUT 百分比设置 | 104 | 108 | 111 | % |
| PGUV | PG 阈值下限 - 下降 | VOUT 百分比设置 | 89 | 91 | 94.2 | % |
| PGHYS | OV 的 PG 上限阈值迟滞 | VOUT 百分比设置 | 1.8 | 2 | 2.4 | % |
| UV 的 PG 上限阈值迟滞 | VOUT 百分比设置 | 1.8 | 3 | 4.7 | % | |
| VIN_PG_VALID | 有效 PG 输出的输入电压 | RPGD_PU = 10kΩ,VEN = 0V | 1.5 | V | ||
| VPG_LOW | 低电平 PG 功能输出电压 | 2mA 上拉至 PG 引脚,VEN = 3.3V | 0.4 | V | ||
| tPG_FLT_RISE | PG 高电平信号的延迟时间 | 1.35 | 2.5 | 4 | ms | |
| tRESET_FILTER | PGOOD 下降沿抗尖峰脉冲延迟 | 25 | 47 | 75 | µs | |
| RPGD | PGOOD 导通电阻 | VEN = 3.3V,200µA 上拉电流 | 100 | Ω | ||
| RPGD | PGOOD 导通电阻 | VEN = 0V,200µA 上拉电流 | 100 | Ω | ||
| 开关频率 | ||||||
| fSW | 开关频率 | 2.1 | 2.2 | 2.3 | MHz | |
| fSYNC_RANGE | 开关频率范围由 SYNC 决定 | 1.9 | 2.5 | MHz | ||
| DeltaFc | 通过内部振荡器展频实现频率增大/减小 | 双随机展频 | ±4 | % | ||
| 同步 | ||||||
| VMODE_L | SYNC/MODE 输入电压低电平阈值 | 1 | V | |||
| VMODE_H | SYNC/MODE 输入电压高电平阈值 | 1.6 | V | |||
| tPULSE_H | 需要识别为脉冲的高电平持续时间 | 100 | ns | |||
| tPULSE_L | 需要识别为脉冲的低电平持续时间 | 100 | ns | |||
| tB | 上升沿或下降沿后 EN 消隐(1) | 4 | 28 | µs | ||
| tSYNC | 要识别为有效时钟信号的高/低电平脉冲最大持续时间 | 6 | µs | |||
| 功率级 | ||||||
| VBOOT_UVLO | 与 SW 相比 BOOT 引脚上的电压,将关闭高侧开关 | 2.1 | V | |||
| tON_MIN | 最小高侧开关 ON 脉冲宽度(1) | FPWM 模式,VOUT = 1V,IOUT = 1A | 65 | 75 | ns | |
| tON_MAX | 最大高侧开关 ON 脉冲宽度(1) | 压降中的 HS 超时 | 6 | 9 | 13 | µs |
| tOFF_MIN | 最小高侧开关 OFF 脉冲宽度 | VIN = 4V,IOUT = 1A | 60 | 85 | ns | |
| RDSON-HS | 高侧 MOSFET 导通电阻 | 负载 = 1A | 132 | 260 | mΩ | |
| RDSON-LS | 低侧 MOSFET 导通电阻 | 负载 = 1A | 75 | 140 | mΩ | |