ZHCSXO1B December   2024  – September 2026 LMX2624-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  基准振荡器输入
      2. 6.3.2  基准路径
        1. 6.3.2.1 OSCin 倍频器 (OSC_2X)
        2. 6.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 6.3.2.3 R 后分频器 (PLL_R)
      3. 6.3.3  状态机时钟
      4. 6.3.4  PLL 相位检测器和电荷泵
      5. 6.3.5  N 分频器和分数分频电路
      6. 6.3.6  MUXout 引脚
        1. 6.3.6.1 用于回读的串行数据输出
        2. 6.3.6.2 锁定检测指示器设置为“VCOcal”或“VTUNE 和 VCOcal”类型
      7. 6.3.7  VCO（压控振荡器）
        1. 6.3.7.1 VCO 校准
        2. 6.3.7.2 确定 VCO 增益
        3. 6.3.7.3 双缓冲（影子寄存器）
        4. 6.3.7.4 看门狗特性
        5. 6.3.7.5 RECAL 特性
      8. 6.3.8  通道分频器
      9. 6.3.9  输出静音引脚和乒乓方法
      10. 6.3.10 输出频率倍频器
      11. 6.3.11 输出缓冲器
      12. 6.3.12 断电模式
      13. 6.3.13 相位同步
        1. 6.3.13.1 一般概念
        2. 6.3.13.2 SYNC 的应用类别
        3. 6.3.13.3 使用 SYNC 的过程
      14. 6.3.14 SYSREF
        1. 6.3.14.1 可编程字段
        2. 6.3.14.2 示例
        3. 6.3.14.3 SYSREF 过程
      15. 6.3.15 引脚模式整数频率生成
        1. 6.3.15.1 使用 GPIO 的 4 电平引脚
        2. 6.3.15.2 引脚模式示例
      16. 6.3.16 器件功能模式
    4. 6.4 处理未使用的引脚
    5. 6.5 编程
      1. 6.5.1 建议的初始上电序列
      2. 6.5.2 更改频率的建议顺序
      3. 6.5.3 寄存器映射
        1. 6.5.3.1 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 OSCin 配置
      2. 7.1.2 OSCin 压摆率
      3. 7.1.3 射频输出缓冲器功率控制
      4. 7.1.4 RF 输出缓冲器
      5. 7.1.5 互补侧的射频输出处理
        1. 7.1.5.1 未使用输出的单端端接
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
      3. 7.4.3 PCB 布局上的封装示例
      4. 7.4.4 辐射环境
        1. 7.4.4.1 电离总剂量
        2. 7.4.4.2 单粒子效应
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.1 设计要求

环路滤波器的设计很复杂，通常使用软件完成。PLLATINUM Sim 软件是执行此操作以及设计和仿真的理想资源。在本例中，假设采用整数 PLL 设计，并且该设计专为优化抖动而设，这与许多时钟应用的情况一致。在本示例中，假设从 100MHz 时钟生成 12GHz 输出。工程师必须在进行环路滤波器设计之前据此选择 VCO 频率和相位检测器。

VCO 频率必须在 7.5GHz 至 15GHz 之间，输出频率必须能够被该频率整除、等于 VCO 频率或为 VCO 频率的两倍。在本例中，这意味着 VCO 频率为 12GHz。下一步是选择相位检测器频率。相位检测器频率必须能够整除输入频率，如果使用 OSC_2X 功能，该频率可以是输入频率的两倍。此外，如果相位检测器频率能够整除 VCO 频率，杂散性能会好得多。因此，通过选择 200MHz 的相位检测器频率并使用 OSC_2X 倍频器，该器件可以在整数模式下使用，并且可以实现最佳的相位噪声性能。

表 7-1 设计参数
参数 说明 值 单元
fOSC OSCin 基准频率 100 MHz
OSC_2X =“1” 启用基准倍频器 x2 -
fPD 相位检测器频率 200 MHz
fOUT RFoutA 输出频率 12 GHz
fVCO VCO 频率 12 GHz