ZHCSXM5A December   2024  – April 2025 ADC3664-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 模拟输入带宽
        2. 7.3.1.2 模拟前端设计
          1. 7.3.1.2.1 采样干扰滤波器
          2. 7.3.1.2.2 交流耦合
          3. 7.3.1.2.3 直流耦合
      2. 7.3.2 时钟输入
        1. 7.3.2.1 差分与单端时钟输入
        2. 7.3.2.2 信号采集时间调整
      3. 7.3.3 电压基准
        1. 7.3.3.1 内部电压基准
        2. 7.3.3.2 外部电压基准
      4. 7.3.4 数字数据路径和接口
        1. 7.3.4.1 数据路径概述
        2. 7.3.4.2 数字接口
        3. 7.3.4.3 DCLKIN
        4. 7.3.4.4 输出扰频器
        5. 7.3.4.5 输出位映射器
          1. 7.3.4.5.1 2 线模式
          2. 7.3.4.5.2 1 线模式
          3. 7.3.4.5.3 1/2 线模式
        6. 7.3.4.6 输出数据格式
        7. 7.3.4.7 测试图形
      5. 7.3.5 数字下变频器
        1. 7.3.5.1 抽取操作
        2. 7.3.5.2 数控振荡器 (NCO)
        3. 7.3.5.3 抽取滤波器
        4. 7.3.5.4 SYNC
        5. 7.3.5.5 带抽取因子的输出数据格式
    4. 7.4 器件功能模式
      1. 7.4.1 低延迟模式
      2. 7.4.2 取平均数模式
    5. 7.5 编程
      1. 7.5.1 引脚控制
      2. 7.5.2 串行外设接口 (SPI)
        1. 7.5.2.1 寄存器写入
        2. 7.5.2.2 寄存器读取
      3. 7.5.3 器件配置步骤
      4. 7.5.4 寄存器映射
        1. 7.5.4.1 寄存器详细说明
  9. 8 应用信息免责声明
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 机械数据

7.3.4.4 输出扰频器

ADC3664-SP 仅包含 2 线模式的可选输出扰频器功能。扰频器可通过启用 DSP 功能（0x24 的 D2）和启用扰频（0x22 的 D6）来启用。启用后，每个样本会拆分为两部分。样本流的每一半都独立进行加扰。例如，如果样本流的分辨率为 18 位，则该流被分为位 D17-D9 和 D8-D0 两部分。这两半被馈送到独立的扰频块中，其中每个扰频器的每个输入位 (x[k]) 与前两个位（y[k-14]和 y[k-15]）进行异或运算，如图 7-11 所示。由于这是自同步扰频器，因此可忽略扰频器的启动状态。

ADC3664-SP 扰频器和解扰器操作图 7-11 扰频器和解扰器操作
注： 馈入每个扰频器的样本流首先馈送到扰频器 LSB。因此，在前面的示例中，由 D8-D0 组成的样本流一半提供给扰频器，D0 首先作为 x[k]，而后 D1 作为 x[k+1]，依此类推。

为了正确解扰，必须对样本流的两半进行解扰，然后将解扰数据用于重建样本。在接收器端，通过将每个传入位 (y[k]) 与之前的 2 个位（y[k-14] 和 y[k-15]）进行异或运算，可以对传入的串行数据流进行解扰。

注： 由于扰频器会查看样本流的两半，因此需要配置输出位映射器，以便每个通道仅包含样本的一个半部分。

例如，在 2 线和 18 位模式下，一个通道承载奇数位（D17、D15、D13 等），一个通道承载偶数位（D16、D14、D12 等）。启用扰频时，需要配置位映射器，以便一个通道承载位 D9-D17，另一个通道承载位 D0-D8（每个通道首先承载 LSB）。对 18 位样本流进行扰频的示例数据流图如图 7-12 所示，其中 D17:D0 是 ADC 在分辨率选择块后提供的样本，样本被拆分为 D0-D8 和 D9-D17 并馈入每个扰频器（LSB 在前），S0-S17 是生成的扰频位。

ADC3664-SP 18 位加扰示例图 7-12 18 位加扰示例