ZHCSXL6 December   2024 DRV8351-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 通信
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 三相 BLDC 栅极驱动器
        1. 7.3.1.1 栅极驱动器时序
          1. 7.3.1.1.1 传播延迟
          2. 7.3.1.1.2 死区时间和跨导保护
        2. 7.3.1.2 模式（反相和同相 INLx）
      2. 7.3.2 引脚图
      3. 7.3.3 栅极驱动器保护电路
        1. 7.3.3.1 VBSTx 欠压锁定 (BSTUV)
        2. 7.3.3.2 GVDD 欠压锁定 (GVDDUV)
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 自举电容器和 GVDD 电容器选型
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

6.5 电气特性

4.8V ≤ VGVDD ≤ 20V，–55°C ≤ TJ ≤ 150°C（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
电源（GVDD、BSTx）
IGVDD GVDD 待机模式电流  INHx = INLX = 0；VBSTx = VGVDD 400 800 1500 µA
GVDD 工作模式电流  INHx = INLX =开关，20kHz；VBSTx = VGVDD；未连接 FET 400 825 1500 µA
ILBSx 自举引脚漏电流 VBSTx = VSHx = 40V；VGVDD = 0V 2 7 13 µA
ILBS_TRAN 自举引脚运行模式瞬态漏电流  INHx = 开关，20kHz 30 105 220 µA
ILBS_DC 自举引脚运行模式静态漏电流  INHx = 高电平 30 85 150 µA
ILSHx 高侧源极引脚漏电流  INHx = INLX = 0；VBSTx - VSHx = 12V；VSHx = 0V 至 40V 30 55 90 µA
逻辑电平输入（INHx、INLx、MODE）
VIL 输入逻辑低电平电压 INLx、INHx 引脚 0.8 V
VHYS 输入迟滞 INLx、INHx 引脚 40 100 260 mV
IIL_INLx INLx 输入逻辑低电平电流 VPIN（引脚电压）= 0V；INLx 处于同相模式 -1 0 1 µA
IIH_INLx INLx 输入逻辑高电平电流 VPIN（引脚电压）= 5V；INLx 处于同相模式 5 20 30 µA
IIL INHx 输入逻辑低电平电流 VPIN（引脚电压）= 0V；  -1 0 1 µA
IIH INHx 输入逻辑高电平电流 VPIN（引脚电压）= 5V；  5 20 30 µA
RPD_INHx INHx 输入下拉电阻 至 GND 120 200 280 kΩ
RPD_INLx INLx 输入下拉电阻 至 GND，INLx 处于同相模式 120 200 280 kΩ
RPD_MODE MODE 输入下拉电阻 至 GND 120 200 280 kΩ
栅极驱动器（GHx、GLx、SHx、SLx）
VGHx_LO 高侧栅极驱动低电平电压 IGLx = -100mA，VGVDD = 12V，未连接 FET 0 0.15 0.35 V
VGHx_HI 高侧栅极驱动高电平电压 (VBSTx - VGHx) IGHx = 100mA，VGVDD = 12V，未连接 FET 0.3 0.6 1.2 V
VGLx_LO 低侧栅极驱动低电平电压 IGLx = -100mA，VGVDD = 12V，未连接 FET 0 0.15 0.35 V
VGLx_HI 低侧栅极驱动高电平电压 (VGVDD - VGHx) IGHx = 100mA，VGVDD = 12V，未连接 FET 0.3 0.6 1.2 V
IDRIVEP_HS 高侧峰值栅极拉电流 GHx-SHx = 12V  400 750 1200 mA
IDRIVEN_HS 高侧峰值栅极灌电流 GHx-SHx = 0V  850 1500 2100 mA
IDRIVEP_LS 低侧峰值栅极拉电流 GLx = 12V  400 750 1200 mA
IDRIVEN_LS 低侧峰值栅极灌电流 GLx = 0V  850 1500 2100 mA
tPD 输入至输出传播延迟 INHx，INLx 至 GHx，GLx；VGVDD = VBSTx - VSHx > 8V；SHx = 0V，GHx 和 GLx 上没有负载 70 125 180 ns
tPD_match 每相位的匹配传播延迟 GHx 关闭至 GLx 开启，GLx 关闭至 GHx 开启；VGVDD = VBSTx - VSHx > 8V，SHx = 0V，GHx 和 GLx 上没有负载 -30 ±4 30 ns
tPD_match 相间匹配传播延迟 GHx/GLx 开启至 GHy/GLy 开启，GHx/GLx 关闭至 GHy/GLy 关闭，VGVDD = VBSTx - VSHx > 8V，SHx = 0V，GHx 和 GLx 上没有负载 -30 ±4 30 ns
tR_GLx GLx 上升时间（10% 至 90%） CLOAD = 1000pF，VGVDD = VBSTx - VSHx > 8V，SHx = 0V 10 24 50 ns
tR_GHx GHx 上升时间（10% 至 90%） CLOAD = 1000pF，VGVDD = VBSTx - VSHx > 8V，SHx = 0V 10 24 50 ns
tF_GLx GLx 下降时间（90% 至 10%） CLOAD = 1000pF，VGVDD = VBSTx - VSHx > 8V，SHx = 0V 5 12 30 ns
tF_GHx GHx 下降时间（90% 至 10%） CLOAD = 1000pF，VGVDD = VBSTx - VSHx > 8V，SHx = 0V 5 12 30 ns
tDEAD 栅极驱动死区时间 150 215 280 ns
tPW_MIN INHx、INLx 上改变 GHx、GLx 输出的最小输入脉冲宽度 40 70 150 ns
自举二极管
VBOOTD 自举二极管正向电压 IBOOT = 100µA 0.45 0.7 0.85 V
IBOOT = 100mA 2 2.3 3.1 V
RBOOTD 自举动态电阻 (ΔVBOOTD/ΔIBOOT) IBOOT = 100mA 和 80mA 11 15 25 Ω
保护电路
VGVDDUV 栅极驱动器电源欠压锁定 (GVDDUV) 电源上升 4.45 4.6 4.7 V
电源下降 4.2 4.35 4.4 V
VGVDDUV_HYS 栅极驱动器电源 UV 迟滞 上升至下降阈值 250 280 310 mV
tGVDDUV 栅极驱动器电源欠压抗尖峰脉冲时间 5 10 13 µs
VBSTUV 自举欠压锁定 (VBSTx - VSHx) 电源上升 3.6 4.2 4.8 V
自举欠压锁定 (VBSTx - VSHx) 电源下降 3.5 4 4.5 V
VBSTUV_HYS 自举 UV 迟滞 上升至下降阈值 200 mV
tBSTUV 自举欠压抗尖峰脉冲时间 6 10 22 µs