ZHCSXJ0 September   2024 TLV3603-EP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序图
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
      1. 6.4.1 输入
      2. 6.4.2 推挽（单端）输出
      3. 6.4.3 已知启动条件
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 可调迟滞
      2. 7.1.2 容性负载
      3. 7.1.3 锁存器功能
    2. 7.2 典型应用
      1. 7.2.1 实现可调迟滞
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 光学接收器
      3. 7.2.3 过流锁存条件
  9. 8 电源相关建议
  10. 9 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

6.4.3 已知启动条件

TLV3603-EP 具有上电复位 (POR) 电路，可为系统设计人员提供比较器输出的已知启动条件。当电源 (VCC) 上升或下降时，POR 电路在 VCC 低于 VPOR 时处于活动状态。处于活动状态时，POR 电路会将输出保持在 VEE 的低电平。如电气特性 所述，当 VCC 大于或等于 VPOR 时，比较器输出将反映输入引脚的状态。

图 6-1 展示了 TLV3603-EP 输出如何在 VCC 上升时做出响应。该输入通过逻辑高电平输入进行配置，以突出从 POR 电路控制（逻辑低电平输出）到标准比较器操作（输出反映输入条件）的转换。请注意当 VCC 达到 2.1V 时输出是如何变为高电平的。

TLV3603-EP VCC 上升时的输出图 6-1 VCC 上升时的输出