ZHCSW49C August   2008  – April 2024 TL28L92

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2说明
  4. 3Pin Configurations and Functions
  5. 4Electrical Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 Static Characteristics for 5V Operation
    3. 4.3 Static Characteristics for 3.3V Operation
    4. 4.4 Dynamic Characteristics for 5V Operation
    5. 4.5 Dynamic Characteristics for 3.3V Operation
    6. 4.6 Typical Performance
    7. 4.7 Timing Diagrams
    8. 4.8 Test Information
  6. 5Detailed Description
    1. 5.1 Overview
    2. 5.2 Functional Block Diagram
    3. 5.3 Feature Description
      1. 5.3.1 Data Bus Buffer
      2. 5.3.2 Operation Control
      3. 5.3.3 Interrupt Control
      4. 5.3.4 FIFO Configuration
      5. 5.3.5 68xxx Mode
      6. 5.3.6 Timing Circuits
        1. 5.3.6.1  Crystal Clock
        2. 5.3.6.2  Baud Rate Generator
        3. 5.3.6.3  Counter/Timer
        4. 5.3.6.4  Timer Mode
        5. 5.3.6.5  Counter Mode
        6. 5.3.6.6  Time-Out Mode
        7. 5.3.6.7  Time-Out Mode Caution
        8. 5.3.6.8  Communications Channels A and B
        9. 5.3.6.9  Input Port
        10. 5.3.6.10 Output Port
      7. 5.3.7 Operation
        1. 5.3.7.1 Transmitter
        2. 5.3.7.2 Receiver
        3. 5.3.7.3 Transmitter Reset and Disable
        4. 5.3.7.4 Receiver FIFO
        5. 5.3.7.5 Receiver Status Bits
        6. 5.3.7.6 Receiver Reset and Disable
        7. 5.3.7.7 Watchdog
        8. 5.3.7.8 Receiver Time-Out Mode
        9. 5.3.7.9 Time-Out Mode Caution
  7. 6Programming
    1. 6.1 Register Overview
    2. 6.2 Condensed Register Bit Formats
    3. 6.3 Register Descriptions
      1. 6.3.1  Mode Registers
        1. 6.3.1.1 Mode Register 0 Channel A (MR0A)
        2. 6.3.1.2 Mode Register 1 Channel A (MR1A)
        3. 6.3.1.3 Mode Register 2 Channel A (MR2A)
        4. 6.3.1.4 Mode Register 0 Channel B (MR0B)
        5. 6.3.1.5 Mode Register 1 Channel B (MR1B)
        6. 6.3.1.6 Mode Register 2 Channel B (MR2B)
      2. 6.3.2  Clock Select Registers
        1. 6.3.2.1 Clock Select Register Channel A (CSRA)
        2. 6.3.2.2 Clock Select Register Channel B (CSRB)
      3. 6.3.3  Command Registers
        1. 6.3.3.1 Command Register Channel A (CRA)
        2. 6.3.3.2 Command Register Channel B (CRB)
      4. 6.3.4  Status Registers
        1. 6.3.4.1 Status Register Channel A (SRA)
        2. 6.3.4.2 Status Register Channel B (SRB)
      5. 6.3.5  Output Configuration Control Register (OPCR)
      6. 6.3.6  Set Output Port Bits Register (SOPR)
      7. 6.3.7  Reset Output Port Bits Register (ROPR)
      8. 6.3.8  Output Port Register (OPR)
      9. 6.3.9  Auxiliary Control Register (ACR)
      10. 6.3.10 Input Port Change Register (IPCR)
      11. 6.3.11 Interrupt Status Register (ISR)
      12. 6.3.12 Interrupt Mask Register (IMR)
      13. 6.3.13 Interrupt Vector Register (IVR; 68xxx Mode) or General Purpose Register (GP; 80xxx Mode)
      14. 6.3.14 Counter and Timer Registers
    4. 6.4 Output Port Notes
    5. 6.5 CTS, RTS, CTS Enable Tx Signals
  8. 7Device and Documentation Support
    1. 7.1 接收文档更新通知
    2. 7.2 支持资源
    3. 7.3 商标
    4. 7.4 静电放电警告
    5. 7.5 术语表
  9. 8Revision History
  10. 9Mechanical, Packaging, and Orderable Information

1 特性

  • 3.3V 至 5V、–40°C 至 85°C 和 68xxx 或 80xxx 总线接口
  • 双通道全双工独立异步接收器和发送器，每个接收器和发送器具有 16 字符 FIFO
  • 通过引脚编程选择 68xxx 或 80xxx 总线接口
  • 可编程数据格式
    • 5 个数据位至 8 个数据位加奇偶校验
    • 奇数、偶数、无奇偶校验或强制奇偶校验
    • 1 个停止位、1.5 个停止位或 2 个停止位，可按 1/16 位增量进行编程
  • 16 位可编程计数器和计时器
  • 每个接收器和发射器的可编程波特率可选自：
    • 28 个固定波特率：50Bd 至 230.4kBd
    • 16× 时钟时高达 1MHz 的其他波特率
    • 由可编程计数器和计时器产生的可编程用户定义波特率
    • 外部 1× 或 16× 时钟
  • 奇偶校验、成帧和超限错误检测
  • 检测错误的起始位
  • 线路中断检测和生成
  • 可编程通道模式
    • 正常（全双工）
    • 自动回波
    • 本地环回
    • 远程环回
  • 多功能 7 位输入端口（包括 IACKN）
    • 可用作时钟或控制输入
    • 四个输入端的状态变化检测通常具有 > 100kΩ 上拉电阻
    • 通过状态变化检测器进行调制解调器控制
  • 多功能 8 位输出端口
    • 允许对各个位进行单独设置和复位
    • 可将输出编程为状态和中断信号
    • DMA 接口的 FIFO 状态
  • 多功能中断系统
    • 单个中断输出具有 8 个可屏蔽中断条件
    • 输出端口可配置为总共提供 5 个可能通过线“或”运算的独立中断输出
    • 每个 FIFO 均可编程为四个不同的中断级别
    • 每个接收器均有看门狗计时器
  • 最大数据传输速率：1× – 1Mbits，
    16× – 1Mbit/s
  • 起始/结束断点中断和状态
  • 检测源自字符中间的断点
  • 片上晶体振荡器
  • 省电模式
  • 接收器超时模式
  • 单个 3.3V 或 5V 电源
  • 符合或超出 JEDEC 14C ESD 要求