ZHCSQW4 March   2025 TPS7A56

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输出电压设置和调节
      2. 6.3.2 低噪声、超高电源抑制比 (PSRR)
      3. 6.3.3 可编程软启动（NR/SS 引脚）
      4. 6.3.4 精密使能和 UVLO
      5. 6.3.5 电荷泵使能与 BIAS 轨
      6. 6.3.6 电源正常引脚（PG 引脚）
      7. 6.3.7 有源放电
      8. 6.3.8 热关断保护 (TSD)
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
      4. 6.4.4 以电流限制模式运行
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  精密使能（外部 UVLO）
      2. 7.1.2  欠压锁定 (UVLO) 操作
        1. 7.1.2.1 IN 引脚 UVLO
        2. 7.1.2.2 偏置 UVLO
        3. 7.1.2.3 典型 UVLO 运行
        4. 7.1.2.4 UVLO(IN) 和 UVLO(BIAS) 交互
      3. 7.1.3  压降电压 (VDO)
      4. 7.1.4  输入和输出电容器要求（CIN 和 COUT）
      5. 7.1.5  建议的电容器类型
      6. 7.1.6  软启动、降噪（NR/SS 引脚）和电源正常状态（PG 引脚）
      7. 7.1.7  优化噪声和 PSRR
      8. 7.1.8  可调节运行
      9. 7.1.9  负载瞬态响应
      10. 7.1.10 电荷泵运行情况
      11. 7.1.11 时序控制
      12. 7.1.12 电源正常状态指示功能
      13. 7.1.13 通过并联实现更高输出电流和更低噪声
      14. 7.1.14 功率耗散 (PD)
      15. 7.1.15 估算结温
      16. 7.1.16 TPS7A57EVM-056 散热分析
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 机械数据

7.1.16 TPS7A57EVM-056 散热分析

TPS7A57EVM-056 用于开发 TPS7A5601RTE 热模型。RTE 封装为 3mm × 3mm 16 引脚 WQFN，每个通孔上有 25µm 的镀层。EVM 是一款 3.5 英寸 × 3.5 英寸 (89mm × 89mm) 的 PCB，共计六层。表 7-6 中列出了 EVM 的层堆叠情况。图 7-11 至图 7-18 中说明了 EVM 各层的详细信息。

表 7-6 TPS7A57EVM-056 PCB 堆叠
层名称材料厚度 (mil)
1覆盖层——
2顶部焊锡层阻焊剂0.4
3顶层铜2.756
4电介质 1FR-4 高 Tg9
5中间层 1铜2.756
6电介质 2FR-4 高 Tg9
7中间层 2铜2.756
8电介质 3FR-4 高 Tg9
9中间层 3铜2.756
10电介质 4FR-4 高 Tg9
11中间层 4铜2.756
12电介质 5FR-4 高 Tg9
13底层铜2.756
14底部焊锡层阻焊剂0.4
TPS7A56 顶层装配层和丝印层图 7-11 顶层装配层和丝印层
TPS7A56 第 2 层布线图 7-13 第 2 层布线
TPS7A56 第 4 层布线图 7-15 第 4 层布线
TPS7A56 底层布线图 7-17 底层布线
TPS7A56 顶层布线图 7-12 顶层布线
TPS7A56 第 3 层布线图 7-14 第 3 层布线
TPS7A56 第 5 层布线图 7-16 第 5 层布线
TPS7A56 底层装配层和丝印层图 7-18 底层装配层和丝印层

表 7-7 中显示了 TPS7A57EVM-056 的热仿真数据。图 7-19 和图 7-20 中显示了 PCB 和器件上的热梯度。在 25°C 环境温度下通过导通晶体管使用 1W 功耗时会产生该热辐射。

表 7-7 TPS7A57EVM-081 热仿真数据
DUTRθJA(ͦ C/W)ψJB(ͦ°C/W)ψJT(°C/W)
TPS7A57EVM-05621.911.90.4
TPS7A56 TPS7A57EVM-081 三维视图图 7-19 TPS7A57EVM-081 三维视图
TPS7A56 TPS7A57EVM-081 PCB 热梯度图 7-20 TPS7A57EVM-081 PCB 热梯度