ZHCSQW4 March   2025 TPS7A56

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输出电压设置和调节
      2. 6.3.2 低噪声、超高电源抑制比 (PSRR)
      3. 6.3.3 可编程软启动（NR/SS 引脚）
      4. 6.3.4 精密使能和 UVLO
      5. 6.3.5 电荷泵使能与 BIAS 轨
      6. 6.3.6 电源正常引脚（PG 引脚）
      7. 6.3.7 有源放电
      8. 6.3.8 热关断保护 (TSD)
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
      4. 6.4.4 以电流限制模式运行
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  精密使能（外部 UVLO）
      2. 7.1.2  欠压锁定 (UVLO) 操作
        1. 7.1.2.1 IN 引脚 UVLO
        2. 7.1.2.2 偏置 UVLO
        3. 7.1.2.3 典型 UVLO 运行
        4. 7.1.2.4 UVLO(IN) 和 UVLO(BIAS) 交互
      3. 7.1.3  压降电压 (VDO)
      4. 7.1.4  输入和输出电容器要求（CIN 和 COUT）
      5. 7.1.5  建议的电容器类型
      6. 7.1.6  软启动、降噪（NR/SS 引脚）和电源正常状态（PG 引脚）
      7. 7.1.7  优化噪声和 PSRR
      8. 7.1.8  可调节运行
      9. 7.1.9  负载瞬态响应
      10. 7.1.10 电荷泵运行情况
      11. 7.1.11 时序控制
      12. 7.1.12 电源正常状态指示功能
      13. 7.1.13 通过并联实现更高输出电流和更低噪声
      14. 7.1.14 功率耗散 (PD)
      15. 7.1.15 估算结温
      16. 7.1.16 TPS7A57EVM-056 散热分析
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 机械数据

7.1.12 电源正常状态指示功能

如功能方框图 中所述，PG 引脚是由施密特触发器驱动的开漏 MOSFET。施密特触发器将 SNS 引脚电压与等于基准电压 90% 的预选电压进行比较。

如建议运行条件 表中所述，为获得出色性能，请确保上拉电阻介于 10kΩ 和 100kΩ 之间。如果不需要 PG 功能，PG 引脚既可以保持悬空状态，也可以连接到 GND。

BIAS 轨上存在两个 UVLO 电路，一个以 GND (VUVLO(BIAS)) 为基准，另一个以 VREF (VUVLO(BIAS) – VREF) 为基准。在电荷泵禁用时，逻辑优先级会导致发生假 PG 事件。

为消除任何假 PG 事件，请考虑将 VBIAS 设置为比 VOUT 高 3.2V。

表 7-5 中介绍了各种 UVLO 行为。

表 7-5 UVLO 触发的 PG 事件
VINVUVLO(BIAS) 上升VUVLO(BIAS) 下降VUVLO(BIAS) – VREF 上升VUVLO(BIAS) – VREF 下降
0.5V2.8V2.685V2.1 + 0.5 = 2.6V1.86 + 0.5 = 2.36V
0.7V2.8V2.685V2.1 + 0.7 = 2.8V1.86 + 0.7 = 2.56V
1.4V2.8V2.685V2.1 + 1.4 = 3.5V1.86 + 1.4 = 3.26V
5.2V2.8V2.685V2.1 + 5.2 = 7.3V1.86 + 5.2 = 7.06V