ZHCSQC4A June   2022  – November 2022 IWR6243

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 修订历史记录
  7. 6 器件比较
    1. 6.1 相关产品
  8. 7 端子配置和功能
    1. 7.1 引脚图
    2. 7.2 信号说明
  9. 8 规格
    1. 8.1 绝对最大额定值
    2. 8.2 ESD 等级
    3. 8.3 上电小时数 (POH)
    4. 8.4 建议运行条件
    5. 8.5 电源规格
    6. 8.6 功耗摘要
    7. 8.7 射频规格
    8. 8.8 FCBGA 封装的热阻特性 [ABL0161]
    9. 8.9 时序和开关特性
      1. 8.9.1 电源时序和复位时序
      2. 8.9.2 同步帧触发
      3. 8.9.3 输入时钟和振荡器
        1. 8.9.3.1 时钟规格
      4. 8.9.4 多缓冲/标准串行外设接口 (MibSPI)
        1. 8.9.4.1 外设说明
          1. 8.9.4.1.1 SPI 时序条件
          2. 8.9.4.1.2 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出）
          3. 8.9.4.1.3 SPI 外设模式时序要求（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出）
        2. 8.9.4.2 典型接口协议图（外设模式）
      5. 8.9.5 内部集成电路接口 (I2C)
        1. 8.9.5.1 I2C 时序要求
      6. 8.9.6 LVDS 接口配置
        1. 8.9.6.1 LVDS 接口时序
      7. 8.9.7 通用输入/输出
        1. 8.9.7.1 输出时序的开关特性与负载电容 (CL) 间的关系
      8. 8.9.8 摄像头串行接口 (CSI2)
        1. 8.9.8.1 CSI2 开关特性
  10. 9 详细说明
    1. 9.1 概述
    2. 9.2 功能方框图
    3. 9.3 子系统
      1. 9.3.1 射频 (RF) 和模拟子系统
        1. 9.3.1.1 时钟子系统
        2. 9.3.1.2 发送子系统
        3. 9.3.1.3 接收子系统
      2. 9.3.2 主机接口
    4. 9.4 其他子系统
      1. 9.4.1 CSI2 接口上的 ADC 数据格式
      2. 9.4.2 用于用户应用的 ADC 通道（服务）
        1. 9.4.2.1 GPADC 参数
  11. 10监测和诊断机制
  12. 11应用、实施和布局
    1. 11.1 应用信息
    2. 11.2 适用于工业应用的雷达传感器
    3. 11.3 使用级联配置的成像雷达
  13. 12器件和文档支持
    1. 12.1 器件命名规则
    2. 12.2 文档支持
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 出口管制提示
    7. 12.7 术语表
  14. 13机械、封装和可订购信息
    1. 13.1 封装信息
    2.     封装选项附录
    3. 13.2 卷带包装信息
    4.     托盘信息
    5.     机械数据

8.5 电源规格

表 8-1 说明了来自 IWR6243 器件的外部电源块的四个电源轨。

表 8-1 电源轨特性
电源 由电源供电的器件块 器件中的相关 IO
1.8V 合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC、CSI2 输入：VIN_18VCO、VIN18CLK、VIN_18BB、VIOIN_18DIFF、VIOIN_18IO
LDO 输出：VOUT_14SYNTH、VOUT_14APLL
1.3V（或内部 LDO 旁路模式下为 1V）(1) 功率放大器、低噪声放大器、混频器和 LO 分配 输入：VIN_13RF2、VIN_13RF1
LDO 输出：VOUT_PA
3.3V（或对于 1.8V I/O 模式，为 1.8V） 数字 I/O 输入 VIOIN
1.2V 内核数字和 SRAM 输入：VDDIN、VIN_SRAM
(1) 仅在 1V LDO 旁路和 PA LDO 禁用模式下支持三个发送器同时运行。在这种模式下，需要将 1V 电源连接到 VOUT PA 引脚。

表 8-2 中所述的 1.3V (1.0V) 和 1.8V 电源纹波规格定义为在 RX 满足 -105dBc（RF 引脚 = -15dBm）的目标杂散电平。杂散和纹波电平具有 dB 到 dB 的关系，例如，电源纹波增加约 1dB 会导致杂散电平增加约 1dB。引用的值是在指定频率下施加的正弦输入的均方根电流电平。

表 8-2 纹波规格
频率 (kHz) 射频电源轨 VCO/中频电源轨
1.0V（内部 LDO 旁路）(µVRMS) 1.3 V (µVRMS) 1.8 V (µVRMS)
137.5 7 648 83
275 5 76 21
550 3 22 11
1100 2 4 6
2200 11 82 13
4400 13 93 19
6600 22 117 29