ZHCSPP4B June   2022  – February 2025 ADC12QJ1600-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：直流规格
    6. 5.6  电气特性：功耗
    7. 5.7  电气特性：AC 规范
    8. 5.8  开关特性
    9. 5.9  时序要求
    10. 5.10 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
        4. 6.3.1.4 ADC 内核
          1. 6.3.1.4.1 ADC 工作原理
          2. 6.3.1.4.2 ADC 内核校准
          3. 6.3.1.4.3 模拟基准电压
          4. 6.3.1.4.4 ADC 超范围检测
          5. 6.3.1.4.5 误码率 (CER)
      2. 6.3.2 温度监测二极管
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 转换器 PLL (C-PLL)，用于采样时钟生成
        2. 6.3.4.2 LVDS 时钟输出（PLLREFO±、TRIGOUT±）
        3. 6.3.4.3 可选 CMOS 时钟输出（ORC、ORD）
        4. 6.3.4.4 用于 JESD204C 子类 1 确定性延迟的 SYSREF
          1. 6.3.4.4.1 用于多器件同步和确定性延迟的 SYSREF 采集
          2. 6.3.4.4.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      5. 6.3.5 JESD204C 接口
        1. 6.3.5.1  传输层
        2. 6.3.5.2  扰频器
        3. 6.3.5.3  链路层
        4. 6.3.5.4  8B 或 10B 链路层
          1. 6.3.5.4.1 数据编码（8B 或 10B）
          2. 6.3.5.4.2 多帧和本地多帧时钟 (LMFC)
          3. 6.3.5.4.3 代码组同步 (CGS)
          4. 6.3.5.4.4 初始通道对齐序列 (ILAS)
          5. 6.3.5.4.5 帧和多帧监控
        5. 6.3.5.5  64B 或 66B 链路层
          1. 6.3.5.5.1 64B 或 66B 编码
          2. 6.3.5.5.2 多块、扩展多块和本地扩展多块时钟 (LEMC)
            1. 6.3.5.5.2.1 使用同步报头的模块、多块和扩展多块对齐
              1. 6.3.5.5.2.1.1 循环冗余校验 (CRC) 模式
              2. 6.3.5.5.2.1.2 正向纠错 (FEC) 模式
          3. 6.3.5.5.3 初始通道对齐
          4. 6.3.5.5.4 模块、多块和扩展多块对齐监控
        6. 6.3.5.6  物理层
          1. 6.3.5.6.1 串行器/解串器预加重功能
        7. 6.3.5.7  JESD204C 启用
        8. 6.3.5.8  多器件同步和确定性延迟
        9. 6.3.5.9  在子类 0 系统中运行
        10. 6.3.5.10 报警监控
          1. 6.3.5.10.1 时钟翻转检测
          2. 6.3.5.10.2 FIFO 翻转检测
    4. 6.4 器件功能模式
      1. 6.4.1 低功耗模式和高性能模式
      2. 6.4.2 JESD204C 模式
        1. 6.4.2.1 JESD204C 传输层数据格式
        2. 6.4.2.2 64B 或 66B 同步标头流配置
        3. 6.4.2.3 冗余数据模式（备选信道）
      3. 6.4.3 断电模式
      4. 6.4.4 测试模式
        1. 6.4.4.1 串行器测试模式详细信息
        2. 6.4.4.2 PRBS 测试模式
        3. 6.4.4.3 时钟图形模式
        4. 6.4.4.4 斜坡测试模式
        5. 6.4.4.5 近程和远程传输测试模式
          1. 6.4.4.5.1 近程传输测试模式
        6. 6.4.4.6 D21.5 测试模式
        7. 6.4.4.7 K28.5 测试模式
        8. 6.4.4.8 重复 ILA 测试模式
        9. 6.4.4.9 修改的 RPAT 测试模式
      5. 6.4.5 校准模式和修整
        1. 6.4.5.1 前台校准模式
        2. 6.4.5.2 后台校准模式
        3. 6.4.5.3 低功耗后台校准 (LPBG) 模式
      6. 6.4.6 偏移校准
      7. 6.4.7 修整
    5. 6.5 编程
      1. 6.5.1 使用串行接口
      2. 6.5.2 SCS
      3. 6.5.3 SCLK
      4. 6.5.4 SDI
      5. 6.5.5 SDO
      6. 6.5.6 流模式
      7. 6.5.7 SPI_Register_Map 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 激光雷达 (LiDAR) 数字转换器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 模拟前端要求
          2. 7.2.1.2.2 计算时钟和串行器/解串器频率
        3. 7.2.1.3 应用曲线
    3. 7.3 初始化设置
    4. 7.4 电源相关建议
      1. 7.4.1 电源时序
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.4.2 JESD204C 模式

该器件可针对多种 JESD204C 输出格式进行编程。表 6-13总结了基本工作模式配置参数以及这些参数是由用户配置的还是派生的。

表 6-13 ADC12QJ1600-SP 工作模式配置参数
参数 说明 用户配置或推导出 值
JMODE JESD204C 工作模式自动获取其余 JESD204C 参数 用户配置 由 JMODE设置
R 每个 ADC 内核取样时钟周期中每个通道所传输的位数。JESD204C 线路速率是采样时钟频率 (fS) 乘以 R 所得。该参数设置串行器/解串器 PLL 乘法因子。 推导出 请参阅 表 6-15
K 每个多帧的帧数（8B/10B 模式） 用户配置 由 KM1设置，请参阅 表 6-15中的允许值。在 64B/66B 模式下会忽略此参数。
E 每个扩展多块的多块数量（64B/66B 模式） 推导出 在 ADC12QJ1600-SP中始终设为 1。在 8B/10B 模式下会忽略此参数。

定义 JESD204C 传输层格式需要许多参数，所有这些参数都在 8B/10B 模式下的初始通道对齐序列期间通过链路发送。64B/66B 模式不使用 ILAS，但传输层使用相同的参数。在该器件中，大多数参数是根据所选的 JMODE 自动推导出的；但是，少数参数由用户配置。表 6-14 介绍了这些参数。

表 6-14 JESD204C 初始通道对齐序列参数
参数 说明 用户配置或推导出 值
ADJCNT LMFC 调整量（不适用） 推导出 始终为 0
ADJDIR LMFC 调整方向（不适用） 推导出 始终为 0
BID 存储体 ID 推导出 始终为 0
CF 每帧的控制字数 推导出 始终为 0
CS 每个样本的控制位 推导出 在 ILAS 中始终设置为 0，实际用法请参阅 表 6-15
DID 器件标识符，用于标识链路 用户配置 由 DID设置，请参阅 表 6-16
F 每帧的八位位组（字节）数（每通道） 推导出 请参阅 表 6-15
HD 高密度格式（在各通道间拆分样本） 推导出 始终为 0
JESDV JESD204 标准修订版 推导出 始终为 1
K 每个多帧的帧数 用户配置 由 KM1 寄存器设置
L 每个链路的串行输出通道数 推导出 请参阅 表 6-15
LID 每个通道的通道标识符 推导出 请参阅 表 6-16
M 用于确定通道位封装的转换器数量；可能与器件中的 ADC 通道数量不一致 推导出 请参阅 表 6-15
N 采样分辨率（添加控制位和尾位之前） 推导出 请参阅 表 6-15
N' 添加控制和尾位后每个样本的位数 推导出 请参阅 表 6-15
S 每帧每个转换器 (M) 的样本数 推导出 请参阅 表 6-15
SCR 启用扰频器 用户配置 由 SCR设置
SUBCLASSV 器件子类版本 推导出 始终为 1
RES1 保留字段 1 推导出 始终为 0
RES2 保留字段 2 推导出 始终为 0
CHKSUM 用于 ILAS 检查的校验和（以上所有参数的总和，模数为 256） 推导出 根据该表中的参数进行计算

通过使用称为 JMODE 的单个配置参数，可以轻松配置器件。使用 表 6-15，可以找到所需工作模式的正确 JMODE 值。列出的模式是唯一可用的工作模式。该表还给出了 K 参数（由 KM1设置）的范围和允许的步长，该参数以帧数设置多帧长度。

表 6-15 四通道模式（由四通道器件支持）
工作模式 用户指定的参数 推导出的参数 输入时钟范围 (MHz)
JMODE K
[最小：步长：最大]		 编码 N CS N’ CF L M F S HD E R
(Fbit / Fclk)
12 位、8B/10B、8 通道 0 4:4:256 8B/10B 12 0 12 0 8 8(1) 8 5 0 — 8 500-1600
12 位、8B/10B、6 通道 1 16:16:256 8B/10B 12 0 12 0 6 4 2 2 1 — 10 500-1600
8 位、8B/10B、4 通道 2 32:32:256 8B/10B 8 0 8 0 4 4 1 1 0 — 10 500-1600
10 位、8B/10B、4 通道 3 32:32:256 8B/10B 10 0 10 0 4 4 5 4 0 — 12.5 500-1372.8
12 位、64B/66B、3 通道 4 128(2) 64B/66B 12 0 12 0 3 4 2 1 1 1 16.5 500-1040
8 位、64B/66B、2 通道 5 128(2) 64B/66B 8 0 8 0 2 4 2 1 0 1 16.5 500-1040
12 位、64B/66B、6 通道 6 128(2) 64B/66B 12 0 12 0 6 4 2 2 1 1 8.25 500-1600
8 位、64B/66B、4 通道 7 256(2) 64B/66B 8 0 8 0 4 4 1 1 0 1 8.25 500-1600
12 位、64B/66B、4 通道 8 256(2) 64B/66B 12 0 12 0 4 4 3 2 0 3 12.375 500-1386.7
8 位、8B/10B、8 通道 9 32:32:256 8B/10B 8 0 8 0 8 4 1 2 0 — 5 500-1600
10 位、8B/10B、8 通道 10 32:32:256 8B/10B 10 0 10 0 8 8(1) 5 4 0 — 6.25 500-1600
2 通道、12 位、8B/10B、8 通道 11 4:4:256 8B/10B 12 0 12 0 8 8(1) 8 5 0 — 4 500-1600
2 通道、8 位、8B/10B、8 通道 12 32:32:256 8B/10B 8 0 8 0 8 2 1 4 0 — 2.5 500-1600
2 通道、10 位、8B/10B、8 通道 13 32:32:256 8B/10B 10 0 10 0 8 8(1) 5 4 0 — 3.125 500-1600
12 位、64B/66B、8 通道 14 256(2) 64B/66B 12 0 12 0 8 8(1) 3 2 0 3 6.1875 500-1600
2 通道、12 位、64B/66B、8 通道 15 256(2) 64B/66B 12 0 12 0 8 8(1) 3 2 2 3 3.09375 500-1600
(1) 在这些模式下 M 等于 L，以便可以通过 L 通道按时间顺序发送样本，而不需要进行缓冲。M 参数并不代表实际的转换器数。将来自接收器中每条链路的 M 样本流交错，以生成正确的样本数据；有关更多详细信息，请参阅模式图。
(2) 在 64B/66B 模式下，K 参数不能直接编程。根据公式 K = 8 x 32 x E/F，K 与 E 和 F 相关。K 不是 64B/66B 链路层的实际参数。

该器件共有 8 个高速输出驱动器。有关通道及其派生配置参数的说明，请参阅 表 6-16。在指定的 JMODE 中，使用索引度最低的通道，索引度较高的通道会自动断电。始终将索引度最低的通道路由到逻辑器件。

表 6-16 ADC12QJ1600-SP通道分配和参数
器件引脚名称 DID （用户配置） LID（派生）
D0± 由 DID 设置 0
D1± 由 DID 设置 1
D2± 由 DID 设置 2
D3± 由 DID 设置 3
D4± 由 DID 设置 4
D5± 由 DID 设置 5
D6± 由 DID 设置 6
D7± 由 DID 设置 7