ZHCSPP4B June   2022  – February 2025 ADC12QJ1600-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：直流规格
    6. 5.6  电气特性：功耗
    7. 5.7  电气特性：AC 规范
    8. 5.8  开关特性
    9. 5.9  时序要求
    10. 5.10 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
        4. 6.3.1.4 ADC 内核
          1. 6.3.1.4.1 ADC 工作原理
          2. 6.3.1.4.2 ADC 内核校准
          3. 6.3.1.4.3 模拟基准电压
          4. 6.3.1.4.4 ADC 超范围检测
          5. 6.3.1.4.5 误码率 (CER)
      2. 6.3.2 温度监测二极管
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 转换器 PLL (C-PLL)，用于采样时钟生成
        2. 6.3.4.2 LVDS 时钟输出（PLLREFO±、TRIGOUT±）
        3. 6.3.4.3 可选 CMOS 时钟输出（ORC、ORD）
        4. 6.3.4.4 用于 JESD204C 子类 1 确定性延迟的 SYSREF
          1. 6.3.4.4.1 用于多器件同步和确定性延迟的 SYSREF 采集
          2. 6.3.4.4.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      5. 6.3.5 JESD204C 接口
        1. 6.3.5.1  传输层
        2. 6.3.5.2  扰频器
        3. 6.3.5.3  链路层
        4. 6.3.5.4  8B 或 10B 链路层
          1. 6.3.5.4.1 数据编码（8B 或 10B）
          2. 6.3.5.4.2 多帧和本地多帧时钟 (LMFC)
          3. 6.3.5.4.3 代码组同步 (CGS)
          4. 6.3.5.4.4 初始通道对齐序列 (ILAS)
          5. 6.3.5.4.5 帧和多帧监控
        5. 6.3.5.5  64B 或 66B 链路层
          1. 6.3.5.5.1 64B 或 66B 编码
          2. 6.3.5.5.2 多块、扩展多块和本地扩展多块时钟 (LEMC)
            1. 6.3.5.5.2.1 使用同步报头的模块、多块和扩展多块对齐
              1. 6.3.5.5.2.1.1 循环冗余校验 (CRC) 模式
              2. 6.3.5.5.2.1.2 正向纠错 (FEC) 模式
          3. 6.3.5.5.3 初始通道对齐
          4. 6.3.5.5.4 模块、多块和扩展多块对齐监控
        6. 6.3.5.6  物理层
          1. 6.3.5.6.1 串行器/解串器预加重功能
        7. 6.3.5.7  JESD204C 启用
        8. 6.3.5.8  多器件同步和确定性延迟
        9. 6.3.5.9  在子类 0 系统中运行
        10. 6.3.5.10 报警监控
          1. 6.3.5.10.1 时钟翻转检测
          2. 6.3.5.10.2 FIFO 翻转检测
    4. 6.4 器件功能模式
      1. 6.4.1 低功耗模式和高性能模式
      2. 6.4.2 JESD204C 模式
        1. 6.4.2.1 JESD204C 传输层数据格式
        2. 6.4.2.2 64B 或 66B 同步标头流配置
        3. 6.4.2.3 冗余数据模式（备选信道）
      3. 6.4.3 断电模式
      4. 6.4.4 测试模式
        1. 6.4.4.1 串行器测试模式详细信息
        2. 6.4.4.2 PRBS 测试模式
        3. 6.4.4.3 时钟图形模式
        4. 6.4.4.4 斜坡测试模式
        5. 6.4.4.5 近程和远程传输测试模式
          1. 6.4.4.5.1 近程传输测试模式
        6. 6.4.4.6 D21.5 测试模式
        7. 6.4.4.7 K28.5 测试模式
        8. 6.4.4.8 重复 ILA 测试模式
        9. 6.4.4.9 修改的 RPAT 测试模式
      5. 6.4.5 校准模式和修整
        1. 6.4.5.1 前台校准模式
        2. 6.4.5.2 后台校准模式
        3. 6.4.5.3 低功耗后台校准 (LPBG) 模式
      6. 6.4.6 偏移校准
      7. 6.4.7 修整
    5. 6.5 编程
      1. 6.5.1 使用串行接口
      2. 6.5.2 SCS
      3. 6.5.3 SCLK
      4. 6.5.4 SDI
      5. 6.5.5 SDO
      6. 6.5.6 流模式
      7. 6.5.7 SPI_Register_Map 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 激光雷达 (LiDAR) 数字转换器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 模拟前端要求
          2. 7.2.1.2.2 计算时钟和串行器/解串器频率
        3. 7.2.1.3 应用曲线
    3. 7.3 初始化设置
    4. 7.4 电源相关建议
      1. 7.4.1 电源时序
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.5.7 SPI_Register_Map 寄存器

表 6-53 列出了 SPI_Register_Map 寄存器。表 6-53 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 6-53 SPI_REGISTER_MAP 寄存器
地址 首字母缩写词 寄存器名称 部分
0x0 CONFIG_A 配置 A（默认值：0x30） 转到
0x2 DEVICE_CONFIG 器件配置（默认值：0x00） 转到
0xC VENDOR_ID 供应商标识（默认值 = 0x0451） 转到
0x10 USR0 用户 SPI 配置（默认值：0x00） 转到
0x29 CLK_CTRL0 时钟控制 0（默认值：0x80） 转到
0x2A CLK_CTRL1 时钟控制 1（默认值：0x00） 转到
0x2B CLK_CTRL2 时钟控制 2（默认值：0x10） 转到
0x2C SYSREF_POS SYSREF 捕获位置（只读状态） 转到
0x30 FS_RANGE FS_RANGE（默认值：0xA000） 转到
0x37 LOW_POWER1 低功耗模式 1（默认值：0x4B） 转到
0x3B TMSTP_CTRL 时间戳 (TMSTP) 控制（默认值：0x00） 转到
0x3C PLLREFO_CTRL PLL 基准输出控制（默认值：0x01） 转到
0x3D CPLL_FBDIV1 C-PLL 反馈分频器 V 和 P（默认值：0x00） 转到
0x3E CPLL_FBDIV2 C-PLL 反馈分频器 N（默认值：0x20） 转到
0x3F CPLL_VCOCTRL1 C-PLL 反馈分频器 N（默认值：0x4F） 转到
0x48 SER_PE 串行器预加重控制（默认值：0x00） 转到
0x57 TRIGOUT_CTRL TRIGOUT 输出控制（默认值：0x00） 转到
0x58 CPLL_OVR C-PLL 引脚覆盖（默认值：0x00） 转到
0x59 VCO_FREQ_TRIM C-PLL VCO 频率修整（默认值：未定义) 转到
0x5C CPLL_RESET C-PLL/VCO 校准复位（默认值：0x00） 转到
0x5D VCO_CAL_CTRL VCO 校准控制（默认值：0x40） 转到
0x5E VCO_CAL_STATUS VCO 校准状态（只读）（默认值：未定义) 转到
0x61 CAL_EN 启用校准（默认值：0x01） 转到
0x62 CAL_CFG0 校准配置 0（默认值：0x01） 转到
0x65 CAL_CFG1 校准配置 1（默认值：0x01） 转到
0x68 CAL_AVG 校准均值计算（默认值：0x61） 转到
0x6A CAL_STATUS 校准状态（默认值：未定义)（只读） 转到
0x6B CAL_PIN_CFG 校准引脚配置（默认值：0x00） 转到
0x6C CAL_SOFT_TRIG 校准软件触发器（默认值：0x01） 转到
0x6E CAL_LP 低功耗后台校准（默认值：0x88） 转到
0x7A GAIN_TRIM 增益 DAC 修整（保险丝 ROM 的默认值） 转到
0x7C BG_TRIM 带隙修整（保险丝 ROM 的默认值） 转到
0x7E RTRIM_A INA 的电阻器修整（保险丝 ROM 的默认值） 转到
0x7F RTRIM_B INB 的电阻器修整（保险丝 ROM 的默认值） 转到
0x80 RTRIM_C INC 的电阻器修整（保险丝 ROM 的默认值） 转到
0x81 RTRIM_D IND 的电阻器修整（保险丝 ROM 的默认值） 转到
0x9A ADC_SRC_DLY ADC 源校准延迟 节 6.5.7.37
0x9B MUX_SEL_DLY 多路复用器选择校准延迟 节 6.5.7.38
0x9D ADC_DITH ADC 抖动控制（保险丝 ROM 的默认值） 转到
0x160 LSB_CTRL LSB 控制位输出（默认值：0x00） 转到
0x200 JESD_EN JESD204C 子系统启用（默认值：0x01） 转到
0x201 JMODE JESD204C 模式（默认值：0x00） 转到
0x202 KM1 JESD204C K 参数 (-1)（默认值：0x1F） 转到
0x203 JSYNC_N JESD204C 手动同步请求（默认值：0x01） 转到
0x204 JCTRL JESD204C 控制（默认值：0x03） 转到
0x205 JTEST JESD204C 测试控制（默认值：0x00） 转到
0x206 DID JESD204C DID 参数（默认值：0x00） 转到
0x207 FCHAR JESD204C 帧字符（默认值：0x00） 转到
0x208 JESD_STATUS JESD204C/系统状态寄存器 转到
0x209 CH_EN JESD204C 通道启用（默认值：0x03） 转到
0x20F SHMODE JESD204C 同步字模式（默认值：0x00） 转到
0x210 SYNC_THRESH JESD204C SYNC~ 阈值（默认值：0x03） 转到
0x211 OVR_TH 超范围阈值（默认值：0xF2） 转到
0x213 OVR_CFG 超范围启用/保持关闭（默认值：0x07） 转到
0x270 INIT_STATUS 初始化状态（只读） 转到
0x29A LOW_POWER2 低功耗模式 2（默认值：0x0F） 转到
0x29B LOW_POWER3 低功耗模式 3（默认值：0x04） 转到
0x29C LOW_POWER4 低功耗模式 4（默认值：0x1B） 转到
0x2C0 ALARM 警报中断（只读） 转到
0x2C1 ALM_STATUS 警报状态（默认值：0x3F，写入以进行清除） 转到
0x2C2 ALM_MASK 警报屏蔽寄存器（默认值：0x3F） 转到
0x2C4 FIFO_LANE_ALM FIFO 上溢/下溢警报（默认值：0xFF） 转到
0x330 OFS0 ADC0 的偏移调整（保险丝 ROM 的默认值） 转到
0x332 OFS1 ADC1 的偏移调整（保险丝 ROM 的默认值） 转到
0x334 OFS2A ADC2 的偏移调整 (INA±)（保险丝 ROM 的默认值） 转到
0x336 OFS2B ADC2 的偏移调整 (INB±)（保险丝 ROM 的默认值） 转到
0x338 OFS3C ADC3 的偏移调整 (INC±)（保险丝 ROM 的默认值） 转到
0x33A OFS3D ADC3 的偏移调整 (IND±)（保险丝 ROM 的默认值） 转到
0x33C OFS4 ADC4 的偏移调整（保险丝 ROM 的默认值） 转到
0x33E OFS5 ADC5 的偏移调整（保险丝 ROM 的默认值） 转到
0x360 GAIN0 ADC0 的精细增益调整（保险丝 ROM 的默认值） 转到
0x361 GAIN1 ADC1 的精细增益调整（保险丝 ROM 的默认值） 转到
0x362 GAIN2A ADC2 的精细增益调整 (INA±)（保险丝 ROM 的默认值） 转到
0x363 GAIN2B ADC2 的精细增益调整 (INB±)（保险丝 ROM 的默认值） 转到
0x364 GAIN3C ADC3 的精细增益调整 (INC±)（保险丝 ROM 的默认值） 转到
0x365 GAIN3D ADC3 的精细增益调整 (IND±)（保险丝 ROM 的默认值） 转到
0x366 GAIN4 ADC4 的精细增益调整（保险丝 ROM 的默认值） 转到
0x367 GAIN5 ADC5 的精细增益调整（保险丝 ROM 的默认值） 转到

复杂的位访问类型经过编码可适应小型表单元。表 6-54 展示了适用于此部分中访问类型的代码。

表 6-54 SPI_Register_Map 访问类型代码
访问类型代码说明
读取类型
RR读取
写入类型
WW写入
复位或默认值
-n复位后的值或默认值
寄存器数组变量
i、j、k、l、m、n当这些变量用于寄存器名称、偏移或地址时，它们指的是寄存器数组的值，其中寄存器是一组重复寄存器的一部分。寄存器组构成分层结构，数组用公式表示。
y当该变量用于寄存器名称、偏移或地址时，它指的是寄存器数组的值。

6.5.7.1 CONFIG_A 寄存器（地址 = 0x0）[复位 = 0x30]

图 6-18 展示了 CONFIG_A，表 6-55中对此进行了介绍。

返回到汇总表。

配置 A（默认值：0x30）

图 6-18 CONFIG_A 寄存器
76543210
SOFT_RESETRESERVEDASCENDSDO_ACTIVERESERVED
R/W-0x0R/W-0x0R/W-0x1R-0x1R/W-0x0
表 6-55 CONFIG_A 寄存器字段说明
位字段类型复位说明
7SOFT_RESETR/W0x0设置该位会导致芯片和所有 SPI 寄存器（包括 CONFIG_A）完全复位。该位会自行清除。写入该位后，器件可能需要长达 750ns 的时间才能复位。在此期间，请勿执行任何 SPI 事务。
6RESERVEDR/W0x0必须写入默认值。
5ASCENDR/W0x10：在流式读取/写入期间地址递减
1：在流式读取/写入期间地址递增（默认）
4SDO_ACTIVER0x1始终返回 1。始终使用 SDO 进行 SPI 读取。
不支持 SDIO 模式。
3:0RESERVEDR/W0x0

6.5.7.2 DEVICE_CONFIG 寄存器（地址 = 0x2）[复位 = 0x00]

图 6-19 展示了 DEVICE_CONFIG，表 6-56 中对此进行了介绍。

返回到汇总表。

器件配置（默认值：0x00）

图 6-19 DEVICE_CONFIG 寄存器
76543210
RESERVEDMODE
R/W-0x0R/W-0x0
表 6-56 DEVICE_CONFIG 寄存器字段说明
位字段类型复位说明
7:2RESERVEDR/W0x0必须写入默认值。
1:0MODER/W0x00：正常运行（默认）
1：保留
2：保留
3：断电（整个器件）

6.5.7.3 VENDOR_ID 寄存器（地址 = 0xC）[复位 = 0x0]

图 6-20 展示了 VENDOR_ID，表 6-57中对此进行了介绍。

返回到汇总表。

供应商标识（默认值 = 0x0451）

图 6-20 VENDOR_ID 寄存器
15141312111098
VENDOR_ID
R-0x0
76543210
VENDOR_ID
R-0x0
表 6-57 VENDOR_ID 寄存器字段说明
位字段类型复位说明
15:0VENDOR_IDR0x0始终返回 0x0451（德州仪器 (TI) 的供应商 ID）

6.5.7.4 USR0 寄存器（地址 = 0x10）[复位 = 0x00]

图 6-21 展示了 USR0，表 6-58中对此进行了介绍。

返回到汇总表。

用户 SPI 配置（默认值：0x00）

图 6-21 USR0 寄存器
76543210
RESERVEDADDR_HOLD
R/W-0x0R/W-0x0
表 6-58 USR0 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0ADDR_HOLDR/W0x00：使用 ASCEND 寄存器来选择地址 ASCEND/DECEND 模式（默认值）
1：地址在整个流操作中保持恒定；有助于在 CAL_DATA 寄存器中读取和写入校准矢量信息

6.5.7.5 CLK_CTRL0 寄存器（地址 = 0x29）[复位 = 0x80]

图 6-22 展示了 CLK_CTRL0，表 6-59中对此进行了介绍。

返回到汇总表。

时钟控制 0（默认值：0x80）

图 6-22 CLK_CTRL0 寄存器
76543210
RESERVEDSYSREF_PROC_ENSYSREF_RECV_ENSYSREF_ZOOMSYSREF_SEL
R/W-0x1R/W-0x0R/W-0x0R/W-0x0R/W-0x0
表 6-59 CLK_CTRL0 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x1必须写入默认值。
6SYSREF_PROC_ENR/W0x0该位可启用 SYSREF 处理器，允许器件处理 SYSREF 事件（默认值：禁用）。在设置 SYSREF_PROC_EN 之前，必须先设置 SYSREF_RECV_EN。
5SYSREF_RECV_ENR/W0x0设置该位可启用 SYSREF 接收器电路（默认值：禁用）
4SYSREF_ZOOMR/W0x0设置该位可放大 SYSREF 窗口状态和延迟（影响 SYSERF_POS 和 SYSREF_SEL）。设置后，SYSREF 窗口化功能（在 SYSREF_POS 寄存器中报告）中使用的延迟会变少。使用 SYSREF_ZOOM 来实现高时钟速率，特别是在 SYSREF_POS 寄存器中出现多个 SYSREF 有效窗口时；请参阅“SYSREF 位置检测器和采样位置选择（SYSREF 窗口）”一节。
3:0SYSREF_SELR/W0x0设置该字段以选择要使用的 SYSREF 延迟。根据 SYSREF_POS 返回的结果设置此字段；请参阅“SYSREF 位置检测器和采样位置选择（SYSREF 窗口）”一节。

6.5.7.6 CLK_CTRL1 寄存器（地址 = 0x2A）[复位 = 0x00]

图 6-23 展示了 CLK_CTRL1，表 6-60中对此进行了介绍。

返回到汇总表。

时钟控制 1（默认值：0x00）

图 6-23 CLK_CTRL1 寄存器
76543210
RESERVEDDEVCLK_LVPECL_ENSYSREF_LVPECL_ENSYSREF_INVERTED
R/W-0x0R/W-0x0R/W-0x0R/W-0x0
表 6-60 CLK_CTRL1 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2DEVCLK_LVPECL_ENR/W0x0为 DEVCLK 激活低压 PECL 模式。每个输入引脚（CLK+ 和 CLK-）的内部终端都变成一个 50Ω 的接地电阻器。当将 DEVCLK_LVPECL_EN 设置为 1 时，CLK± 没有输入共模自偏置。
1SYSREF_LVPECL_ENR/W0x0为 SYSREF 激活低压 PECL 模式。每个输入引脚（SYSREF+ 和 SYSREF-）的内部终端都变成一个 50Ω 的接地电阻器。当将 SYSREF_LVPECL_EN 设置为 1 时，SYSREF± 没有输入共模自偏置。
0SYSREF_INVERTEDR/W0x0该位可反转用于对齐的 SYSREF 信号。

6.5.7.7 CLK_CTRL2 寄存器（地址 = 0x2B）[复位 = 0x10]

图 6-24 展示了 CLK_CTRL2，表 6-61中对此进行了介绍。

返回到汇总表。

时钟控制 1（默认值：0x10）

图 6-24 CLK_CTRL2 寄存器
76543210
RESERVEDVA11Q_NOISESUPPR_ENRESERVEDVCLK11_NOISESUPPR_EN
R/W-0x1R/W-0x0R/W-0x0R/W-0x0
表 6-61 CLK_CTRL2 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2VA11Q_NOISESUPPR_ENR/W0x0设置后，在消耗约 20mA 电流时会抑制 VA11Q 上的噪声。这将减少采样抖动并减少 C-PLL 模式下的基准时钟杂散和 SYSREF 杂散。
1RESERVEDR/W0x0必须写入默认值。
0VCLK11_NOISESUPPR_ENR/W0x0设置后，在消耗约 20mA 电流时会抑制 VCLK11 上的噪声。这将减少采样抖动并减少 C-PLL 模式下的基准时钟杂散和 SYSREF 杂散。

6.5.7.8 SYSREF_POS 寄存器（地址 = 0x2C）[复位 = 0x0]

图 6-25 展示了 SYSREF_POS，表 6-62中对此进行了介绍。

返回到汇总表。

SYSREF 捕获位置（只读状态）

图 6-25 SYSREF_POS 寄存器
2322212019181716
SYSREF_POS
R-0x0
15141312111098
SYSREF_POS
R-0x0
76543210
SYSREF_POS
R-0x0
表 6-62 SYSREF_POS 寄存器字段说明
位字段类型复位说明
23:0SYSREF_POSR0x0返回一个 24 位状态值，指示 SYSREF 边沿相对于 CLK+ 的位置。使用其可对 SYSREF_SEL 进行编程。

6.5.7.9 FS_RANGE 寄存器（地址 = 0x30）[复位 = 0xA000]

图 6-26 展示了 FS_RANGE，表 6-63中对此进行了介绍。

返回到汇总表。

FS_RANGE（默认值：0xA000）

图 6-26 FS_RANGE 寄存器
15141312111098
FS_RANGE
R/W-0xA000
76543210
FS_RANGE
R/W-0xA000
表 6-63 FS_RANGE 寄存器字段说明
位字段类型复位说明
15:0FS_RANGER/W0xA000这些位可以调整所有通道的模拟满量程范围。
0x0000: 0x2000 以下的设置会导致性能下降
0x2000：500mVpp - 建议的最小设置
0xA000：800mVpp（默认值)
0xFFFF：1000mVpp - 最大设置、最高 SNR

6.5.7.10 LOW_POWER1 寄存器（地址 = 0x37）[复位 = 0x4B]

图 6-27 展示了 LOW_POWER1，表 6-64中对此进行了介绍。

返回到汇总表。

低功耗模式 1（默认值：0x4B）

图 6-27 LOW_POWER1 寄存器
76543210
LOW_POW_MODE1
R/W-0x4B
表 6-64 LOW_POWER1 寄存器字段说明
位字段类型复位说明
7:0LOW_POW_MODE1R/W0x4B将此寄存器与 LOW_POWER2、LOW_POWER3 和 LOW_POWER4 一起设置可启用低功耗模式。所有寄存器必须在一起设置。必须在更改工作模式后执行校准：

0x46：低功耗模式（仅当采样率小于或等于 1 GSPS 时有效）
0x4B：高性能模式（默认值）
所有其他值均保留

注意：在更改该寄存器之前，必须将 CAL_EN 设置为 0 并将 JESD_EN 设置为 0。

6.5.7.11 TMSTP_CTRL 寄存器（地址 = 0x3B）[复位 = 0x00]

图 6-28 展示了 TMSTP_CTRL，表 6-65 中对此进行了介绍。

返回到汇总表。

时间戳 (TMSTP) 控制（默认值：0x00）

图 6-28 TMSTP_CTRL 寄存器
76543210
RESERVEDTMSTP_LVPECL_ENTMSTP_RECV_EN
R/W-0x0R/W-0x0R/W-0x0
表 6-65 TMSTP_CTRL 寄存器字段说明
位字段类型复位说明
7:2RESERVEDR/W0x0必须写入默认值。
1TMSTP_LVPECL_ENR/W0x0设置后，激活差分 TMSTP± 输入的低压 PECL 模式。每个输入引脚（TMSTP+ 和 TMSTP–）的内部终端都变成一个 50Ω 的接地电阻器。当将 TMSTP_LVPECL_EN 设置为 1 时，TMSTP± 没有输入共模自偏置。
0TMSTP_RECV_ENR/W0x0启用差分 TMSTP±输入。

6.5.7.12 PLLREFO_CTRL 寄存器（地址 = 0x3C）[复位 = 0x01]

图 6-29 展示了 PLLREFO_CTRL，表 6-66中对此进行了介绍。

返回到汇总表。

PLL 基准输出控制（默认值：0x01）

图 6-29 PLLREFO_CTRL 寄存器
76543210
RESERVEDPLLREFO_EN
R/W-0x0R/W-0x1
表 6-66 PLLREFO_CTRL 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0PLLREFO_ENR/W0x1设置后，只要启用 PLL (PLL_EN=1)，就会启用基准时钟输出 (PLLREFO±)。由于 PLLREFO± 可用于推算 SPI 时钟，因此该位默认为 1，以便在不写入 SPI 时自动启用 PLLREFO±。

6.5.7.13 CPLL_FBDIV1 寄存器（地址 = 0x3D）[复位 = 0x00]

图 6-30 展示了 CPLL_FBDIV1，表 6-67中对此进行了介绍。

返回到汇总表。

C-PLL 反馈分频器 V 和 P（默认值：0x00）

图 6-30 CPLL_FBDIV1 寄存器
76543210
RESERVEDPLL_P_DIVPLL_V_DIV
R/W-0x0R/W-0x0R/W-0x0
表 6-67 CPLL_FBDIV1 寄存器字段说明
位字段类型复位说明
7:4RESERVEDR/W0x0必须写入默认值。
3:2PLL_P_DIVR/W0x0控制 C-PLL 的第二个反馈分频器。该分频器的输出是采样时钟。在更改 PLL_P_DIV 之前设置 CPLL_RESET=1。
0：1 分频（默认值）
1：2 分频
2：4 分频
3：RESERVED
1:0PLL_V_DIVR/W0x0控制 C-PLL 的第一个反馈分频器。该分频器的输出为 P 分频器供电。在更改 PLL_V_DIV 之前设置 CPLL_RESET=1。
0：5 分频（默认值）
1：4 分频
2：3 分频
3：RESERVED

6.5.7.14 CPLL_FBDIV2 寄存器（地址 = 0x3E）[复位 = 0x20]

图 6-31 展示了 CPLL_FBDIV2，表 6-68中对此进行了介绍。

返回到汇总表。

C-PLL 反馈分频器 N（默认值：0x20）

图 6-31 CPLL_FBDIV2 寄存器
76543210
RESERVEDPLL_N_DIV
R/W-0x0R/W-0x20
表 6-68 CPLL_FBDIV2 寄存器字段说明
位字段类型复位说明
7:6RESERVEDR/W0x0必须写入默认值。
5:0PLL_N_DIVR/W0x20控制 C-PLL 的第三个反馈分频器（默认值为 32 分频）。该分频器可对采样时钟进行分频，以生成 PFD 反馈时钟。PLL_N_DIV 的值是分频器值。支持从 1 到 63 的值。在更改 PLL_N_DIV 之前设置 CPLL_RESET=1。

6.5.7.15 CPLL_VCOCTRL1 寄存器（地址 = 0x3F）[复位 = 0x4F，建议 0x4A]

图 6-32 展示了 CPLL_VCOCTRL1，表 6-69中对此进行了介绍。

返回到汇总表。

C-PLL 反馈分频器 N（默认值：0x4F）

图 6-32 CPLL_VCOCTRL1 寄存器
76543210
RESERVEDVCO_BIAS
R/W-0x0R/W-0x4F
表 6-69 CPLL_VCOCTRL1 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x0必须写入默认值。
6:0VCO_BIASR/W0x4F设置 C-PLL VCO 的偏置电平。当使用 C-PLL 时，将 0x4A 写入此字段。请勿使用默认值 0x4F。

6.5.7.16 SER_PE 寄存器（地址 = 0x48）[复位 = 0x00]

图 6-33 展示了 SER_PE，表 6-70中对此进行了介绍。

返回到汇总表。

串行器预加重控制（默认值：0x00）

图 6-33 SER_PE 寄存器
76543210
RESERVEDSER_PE
R/W-0x0R/W-0x0
表 6-70 SER_PE 寄存器字段说明
位字段类型复位说明
7:4RESERVEDR/W0x0必须写入默认值。
3:0SER_PER/W0x0设置串行器/解串器输出通道的预加重。预加重可用于补偿 PCB 布线的高频损耗。这是一个全局设置，会影响所有通道 (D[7:0]±)。

6.5.7.17 TRIGOUT_CTRL 寄存器（地址 = 0x57）[复位 = 0x00]

图 6-34 展示了 TRIGOUT_CTRL，表 6-71中对此进行了介绍。

返回到汇总表。

TRIGOUT 输出控制（默认值：0x00）

图 6-34 TRIGOUT_CTRL 寄存器
76543210
TRIGOUT_ENRESERVEDTRIGOUT
R/W-0x0R/W-0x0R/W-0x0
表 6-71 TRIGOUT_CTRL 寄存器字段说明
位字段类型复位说明
7TRIGOUT_ENR/W0x00：TRIGOUT± 输出缓冲器/分频器被禁用。
1：TRIGOUT± 输出缓冲器/分频器被启用。
RXCLK 输出可用于为 JESD204C 接收器提供基准时钟。使用 TRIGOUT_MODE 字段可调整输出模式。
6:3RESERVEDR/W0x0必须写入默认值。
2:0TRIGOUTR/W0x0设置 TRIGOUT± 输出的模式。
0：16 UI 时钟 (RX_DIV = 16)
1：32 UI 时钟 (RX_DIV = 32)
2：64 UI 时钟 (RX_DIV = 64)
3：来自 TMSTP± 的重新采样的时间戳
4-7 ：保留

注 1：仅当 TRIGOUT_EN=0 时更改 TRIGOUT_MODE。
注 2：当 TRIGOUT_MODE 为 2 或更小时，TRIGOUT± 源自串行器/解串器块。因此，只要重新初始化串行器，TRIGOUT± 输出就会短暂中断。

6.5.7.18 CPLL_OVR 寄存器（地址 = 0x58）[复位 = 0x00]

图 6-35 展示了 CPLL_OVR，表 6-72中对此进行了介绍。

返回到汇总表。

C-PLL 引脚覆盖（默认值：0x00）

图 6-35 CPLL_OVR 寄存器
76543210
CPLL_OVR_ENRESERVEDDIVREF_D_MODEDIVREF_C_MODECPLLREF_SE_OVR_VALUECPLL_EN_OVR_VALUE
R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0
表 6-72 CPLL_OVR 寄存器字段说明
位字段类型复位说明
7CPLL_OVR_ENR/W0x0设置该位可忽略 C-PLL 配置引脚并改用 SPI 寄存器。
0：引脚模式：C-PLL 由芯片引脚控制（PLL_EN、PLLREF_SE、CLKCFG0、CLKCFG1）
1：SPI 模式：C-PLL 由 SPI 寄存器控制（CPLLREF_SE_OVR_VALUE、CPLL_EN_OVR_VALUE、DIVREF_C_MODE、DIVREF_D_MODE）
6RESERVEDR/W0x0必须写入默认值。
5:4DIVREF_D_MODER/W0x0当 CPLL_OVR_EN=1 时，该字段可设置 ORD 输出功能。当 CPLL_OVR_EN=0 时，该字段无效（CLKCFG0 和 CLKCFG1 可控制 ORD 功能）。
0：分频基准输出被禁用。
1：输出 C-PLL 基准时钟在 ORD 上进行 1 分频。
2：输出 C-PLL 基准时钟在 ORD 上进行 2 分频。
3：输出 C-PLL 基准时钟在 ORD 上进行 4 分频。
**重要说明: ORD 无法生成时钟，除非 ORC 也会生成时钟。
3:2DIVREF_C_MODER/W0x0当 CPLL_OVR_EN=1 时，该字段可设置 ORC 输出功能。当 CPLL_OVR_EN=0 时，该字段无效（CLKCFG0 和 CLKCFG1 可控制 ORC 功能）。
0：分频基准输出被禁用。
1：输出 C-PLL 基准时钟在 ORC 上进行 1 分频。
2：输出 C-PLL 基准时钟在 ORC 上进行 2 分频。
3：输出 C-PLL 基准时钟在 ORC 上进行 4 分频。
1CPLLREF_SE_OVR_VALUER/W0x0当 CPLL_OVR_EN=1 时，该位在设置为 1 时将启用单端 C-PLL 基准时钟输入 (SE_CLK)，而不是 PLLREF_SE 引脚。
0CPLL_EN_OVR_VALUER/W0x0当 CPLL_OVR_EN=1 时，该位在设置为 1 时将启用 C-PLL，而不是 PLL_EN 引脚。

6.5.7.19 VCO_FREQ_TRIM 寄存器（地址 = 0x59）[复位 = 0x0]

图 6-36 展示了 VCO_FREQ_TRIM，表 6-73中对此进行了介绍。

返回到汇总表。

C-PLL VCO 频率修整（默认值：未定义)

图 6-36 VCO_FREQ_TRIM 寄存器
76543210
RESERVEDVCO_FREQ_TRIM
R/W-0x0R/W-0x0
表 6-73 VCO_FREQ_TRIM 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x0必须写入默认值。
6:0VCO_FREQ_TRIMR/W0x0修整 C-PLL VCO 频率。该字段可以由 VCO 校准例程自动设置（请参阅 VCO_CAL_EN）。运行 VCO 校准后，可从该字段读取该值，并在未来的上电周期后重新编程。

如果正在运行 VCO 校准（VCO_CAL_EN=1 和 VCO_CAL_DONE=0），则不应读取或写入该寄存器，否则将干扰校准过程。

6.5.7.20 CPLL_RESET 寄存器（地址 = 0x5C）[复位 = 0x00]

图 6-37 展示了 CPLL_RESET，表 6-74中对此进行了介绍。

返回到汇总表。

C-PLL/VCO 校准复位（默认值：0x00）

图 6-37 CPLL_RESET 寄存器
76543210
RESERVEDCPLL_RESET
R/W-0x0R/W-0x0
表 6-74 CPLL_RESET 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0CPLL_RESETR/W0x0C-PLL/VCO 校准复位。在对 C-PLL 进行编程之前（PLL_P_DIV、PLL_V_DIV、PLL_N_DIV、VCO_BIAS 或 VCO_CAL_CTRL），先对 CPLL_RESET=1 进行编程。编程完成后，对 CPLL_RESET=0 进行编程。

6.5.7.21 VCO_CAL_CTRL 寄存器（地址 = 0x5D）[复位 = 0x40]

图 6-38 展示了 VCO_CAL_CTRL，表 6-75中对此进行了介绍。

返回到汇总表。

VCO 校准控制（默认值：0x40）

图 6-38 VCO_CAL_CTRL 寄存器
76543210
RESERVEDVCO_CAL_STLRESERVEDVCO_CAL_EN
R/W-0x0R/W-0x4R/W-0x0R/W-0x0
表 6-75 VCO_CAL_CTRL 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x0必须写入默认值。
6:4VCO_CAL_STLR/W0x4对该字段进行编程，可调整 VCO 校准引擎在每次更改 VCO 频率修整 (VCO_FREQ_TRIM) 时向 C-PLL 提供的趋稳时间。数值越大，趋稳时间就越长。
3:1RESERVEDR/W0x0必须写入默认值。
0VCO_CAL_ENR/W0x0设置该位可启用 VCO 校准引擎。将 CPLL_RESET 编程为 0 后，校准将开始。校准将自动调优 VCO_FREQ_TRIM，以根据基准频率和 PLL 配置使 VCO 频率趋于中心频率。

注意：仅当 CPLL_RESET=1 时，才应更改 VCO_CAL_CTRL 寄存器。

6.5.7.22 VCO_CAL_STATUS 寄存器（地址 = 0x5E）[复位 = 0x0]

图 6-39 展示了 VCO_CAL_STATUS，表 6-76中对此进行了介绍。

返回到汇总表。

VCO 校准状态（只读）（默认值：未定义)

图 6-39 VCO_CAL_STATUS 寄存器
76543210
RESERVEDVCO_CAL_DONE
R-0x0R-0x0
表 6-76 VCO_CAL_STATUS 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR0x0
0VCO_CAL_DONER0x0一旦 VCO 校准引擎完成了校准（或由于 VCO_CAL_EN=0 而跳过校准），该位返回“1”。校准完成后，您可以安全地读取或写入 VCO_FREQ_TRIM 寄存器（在校准期间切勿写入 VCO_FREQ_TRIM）。

6.5.7.23 CAL_EN 寄存器（地址 = 0x61）[复位 = 0x01]

图 6-40 展示了 CAL_EN，表 6-77中对此进行了介绍。

返回到汇总表。

启用校准（默认值：0x01）

图 6-40 CAL_EN 寄存器
76543210
RESERVEDCAL_EN
R/W-0x0R/W-0x1
表 6-77 CAL_EN 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0CAL_ENR/W0x1校准启用。设置为高电平可运行校准。设置为低电平可将校准保持在复位状态，以便对新的校准设置进行编程。清零 CAL_EN 还会复位为数字块和 JESD204C 接口计时的时钟分频器。

有些校准寄存器需要在进行任何更改之前清零 CAL_EN。所有具有此要求的寄存器在其说明中都包含注释。更改寄存器后，设置 CAL_EN 可使用新设置重新运行校准。在设置 JESD_EN 之前，务必设置 CAL_EN。在清零 CAL_EN 之前，务必清零 JESD_EN。

6.5.7.24 CAL_CFG0 寄存器（地址 = 0x62）[复位 = 0x01]

图 6-41 展示了 CAL_CFG0，表 6-78中对此进行了介绍。

返回到汇总表。

校准配置 0（默认值：0x01）

图 6-41 CAL_CFG0 寄存器
76543210
RESERVEDCAL_BGOSCAL_OSCAL_BGCAL_FG
R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x1
表 6-78 CAL_CFG0 寄存器字段说明
位字段类型复位说明
7:4RESERVEDR/W0x0必须写入默认值。
3CAL_BGOSR/W0x00：禁用后台偏移校准（默认值）
1：启用后台偏移校准（需要设置 CAL_BG）。
2CAL_OSR/W0x00：禁用前台偏移校准（默认值）
1：启用前台偏移校准（需要设置 CAL_FG）。
1CAL_BGR/W0x00：禁用后台校准（默认值）
1：启用后台校准
0CAL_FGR/W0x10：复位校准值，跳过前台校准。
1：复位校准值，然后运行前台校准（默认值）。

6.5.7.25 CAL_CFG1 寄存器（地址 = 0x65）[复位 = 0x01]

图 6-42 展示了 CAL_CFG1，表 6-79中对此进行了介绍。

返回到汇总表。

校准配置 1（默认值：0x01）

图 6-42 CAL_CFG1 寄存器
76543210
RESERVEDOSREFRESERVED
R/W-0x0R/W-0x0R/W-0x1
表 6-79 CAL_CFG1 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2OSREFR/W0x0定义用于偏移校准的基准：
0：使用中间代码作为基准（校准到零偏移）。模拟输入信号在偏移校准期间必须没有偏移（如果是交流耦合，则通常为真）。
1：使用备用 ADC 输出样本作为基准（校准主 ADC 偏移，以匹配代替它们的备用 ADC）。模拟输入信号可能有偏移（例如直流耦合）。仅在 CAL_BG=1 时使用此模式。在 CAL_BG=0 时设置 OSREF=1 将产生不确定的结果。
1:0RESERVEDR/W0x1必须写入默认值。

6.5.7.26 CAL_AVG 寄存器（地址 = 0x68）[复位 = 0x61]

图 6-43 展示了 CAL_AVG，表 6-80中对此进行了介绍。

返回到汇总表。

校准均值计算（默认值：0x61）

图 6-43 CAL_AVG 寄存器
76543210
RESERVEDOS_AVGRESERVEDCAL_AVG
R/W-0x0R/W-0x6R/W-0x0R/W-0x1
表 6-80 CAL_AVG 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x0必须写入默认值。
6:4OS_AVGR/W0x6选择用于偏移校正例程的均值计算量。数值越大，均值就越高。
3RESERVEDR/W0x0必须写入默认值。
2:0CAL_AVGR/W0x1选择用于线性校准例程的均值计算量。数值越大，均值就越高。

6.5.7.27 CAL_STATUS 寄存器（地址 = 0x6A）[复位 = 0x0]

图 6-44 展示了 CAL_STATUS，表 6-81中对此进行了介绍。

返回到汇总表。

校准状态（默认值：未定义)（只读）

图 6-44 CAL_STATUS 寄存器
76543210
RESERVEDCAL_STATCAL_STOPPEDFG_DONE
R-0x0R-0x0R-0x0R-0x0
表 6-81 CAL_STATUS 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR0x0
4:2CAL_STATR0x0校准状态代码
1CAL_STOPPEDR0x0当后台校准在请求的相位成功停止时，该位返回 1。当校准再次开始运行时，该位返回 0。如果禁用后台校准，则应在完成或跳过前台校准时设置该位。
0FG_DONER0x0该位为高电平，表示前台校准已完成（或已跳过）。

6.5.7.28 CAL_PIN_CFG 寄存器（地址 = 0x6B）[复位 = 0x00]

图 6-45 展示了 CAL_PIN_CFG，表 6-82中对此进行了介绍。

返回到汇总表。

校准引脚配置（默认值：0x00）

图 6-45 CAL_PIN_CFG 寄存器
76543210
RESERVEDCAL_STATUS_SELCAL_TRIG_EN
R/W-0x0R/W-0x0R/W-0x0
表 6-82 CAL_PIN_CFG 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2:1CAL_STATUS_SELR/W0x00：CALSTAT 输出与 FG_DONE 匹配。
1：CALSTAT 输出与 CAL_STOPPED 匹配。
2：CALSTAT 输出与 ALARM 匹配。
3：CALSTAT 输出始终为低电平。
0CAL_TRIG_ENR/W0x0此位可选择硬件或者软件的触发源。
0：将 CAL_SOFT_TRIG 寄存器用于校准触发器。CALTRIG 输入被禁用（忽略）。
1：将 CALTRIG 输入用于校准触发器。CAL_SOFT_TRIG 寄存器被忽略。

6.5.7.29 CAL_SOFT_TRIG 寄存器（地址 = 0x6C）[复位 = 0x01]

图 6-46 展示了 CAL_SOFT_TRIG，表 6-83中对此进行了介绍。

返回到汇总表。

校准软件触发器（默认值：0x01）

图 6-46 CAL_SOFT_TRIG 寄存器
76543210
RESERVEDCAL_SOFT_TRIG
R/W-0x0R/W-0x1
表 6-83 CAL_SOFT_TRIG 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0CAL_SOFT_TRIGR/W0x1CAL_SOFT_TRIG 是一个软件位，可在没有硬件资源驱动 CALTRIG 时提供 CALTRIG 输入引脚的功能。对 CAL_TRIG_EN=0 进行编程，可将 CAL_SOFT_TRIG 用于校准触发。
注意：如果不需要校准触发器，则使 CAL_TRIG_EN=0 且 CAL_SOFT_TRIG=1（触发器设置为高电平）。

6.5.7.30 CAL_LP 寄存器（地址 = 0x6E）[复位 = 0x88]

图 6-47 展示了 CAL_LP，表 6-84中对此进行了介绍。

返回到汇总表。

低功耗后台校准（默认值：0x88）

图 6-47 CAL_LP 寄存器
76543210
LP_SLEEP_DLYLP_WAKE_DLYRESERVEDLP_TRIGLP_EN
R/W-0x4R/W-0x1R/W-0x0R/W-0x0R/W-0x0
表 6-84 CAL_LP 寄存器字段说明
位字段类型复位说明
7:5LP_SLEEP_DLYR/W0x4这些位可调节 ADC 在唤醒校准前的睡眠时间（仅在 LP_EN = 1 且 LP_TRIG = 0 时适用）。由于整体降低功耗的优势有限，因此不建议使用低于 4 的值。
0：睡眠延迟 = 1,152 × tCLK
1：睡眠延迟 = 4,194,432 × tCLK
2：睡眠延迟 = 33,554,560 × tCLK
3：睡眠延迟 = 268,435,584‬ × tCLK
4：睡眠延迟 = 2,147,483,776 ×tCLK（默认值，1.0GHz 时钟约为 2.15 秒）
5：睡眠延迟 = 17,179,869,312‬× tCLK
6：睡眠延迟 = 137,438,953,600‬ × tCLK
7：睡眠延迟 = 1,099,511,627,904‬ × tCLK
4:3LP_WAKE_DLYR/W0x1这些位可调整在 ADC 唤醒后校准 ADC 前提供的趋稳时间（仅在 LP_EN = 1 时适用）。不建议使用小于 1 的值，因为在校准开始前没有足够的时间让内核稳定下来。
0：唤醒延迟 = 1,152 × tCLK
1：唤醒延迟 = 33,554,560 ×tCLK（默认值，1.0GHz 时钟约为 34ms）
2：唤醒延迟 = 268,435,584 × tCLK
3：唤醒延迟 = 2,147,483,776 × tCLK
2RESERVEDR/W0x0必须写入默认值。
1LP_TRIGR/W0x00：ADC 睡眠持续时间由 LP_SLEEP_DLY（自主模式）设置。
1：ADC 在被触发器唤醒之前一直处于睡眠状态。当校准触发为低电平时，ADC 会被唤醒。当校准触发为高电平时，离线 ADC 处于睡眠状态。
0LP_ENR/W0x00：禁用低功耗后台校准（默认值）
1：启用低功耗后台校准（仅在 CAL_BG=1 时适用）。

6.5.7.31 GAIN_TRIM 寄存器（地址 = 0x7A）[复位 = 0x0]

图 6-48 展示了 GAIN_TRIM，表 6-85中对此进行了介绍。

返回到汇总表。

增益 DAC 修整（保险丝 ROM 的默认值）

图 6-48 GAIN_TRIM 寄存器
76543210
GAIN_TRIM
R/W-0x0
表 6-85 GAIN_TRIM 寄存器字段说明
位字段类型复位说明
7:0GAIN_TRIMR/W0x0该寄存器可对所有 ADC 内核的增益进行修整。对于满量程范围调整，应使用 FS_RANGE，而不是 GAIN_TRIM。

6.5.7.32 BG_TRIM 寄存器（地址 = 0x7C）[复位 = 0x0]

图 6-49 展示了 BG_TRIM，表 6-86 中对此进行了介绍。

返回到汇总表。

带隙修整（保险丝 ROM 的默认值）

图 6-49 BG_TRIM 寄存器
76543210
RESERVEDBG_TRIM
R/W-0x0R/W-0x0
表 6-86 BG_TRIM 寄存器字段说明
位字段类型复位说明
7:4RESERVEDR/W0x0必须写入默认值。
3:0BG_TRIMR/W0x0该寄存器可修整内部带隙基准。复位后，可以根据需要读取和调整出厂修整值。

6.5.7.33 RTRIM_A 寄存器（地址 = 0x7E）[复位 = 0x0]

图 6-50 展示了 RTRIM_A，表 6-87中对此进行了介绍。

返回到汇总表。

INA 的电阻器修整（保险丝 ROM 的默认值）

图 6-50 RTRIM_A 寄存器
76543210
RTRIM_A
R/W-0x0
表 6-87 RTRIM_A 寄存器字段说明
位字段类型复位说明
7:0RTRIM_AR/W0x0该寄存器可控制 INA± ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.5.7.34 RTRIM_B 寄存器（地址 = 0x7F）[复位 = 0x0]

图 6-51 展示了 RTRIM_B，表 6-88中对此进行了介绍。

返回到汇总表。

INB 的电阻器修整（保险丝 ROM 的默认值）

图 6-51 RTRIM_B 寄存器
76543210
RTRIM_B
R/W-0x0
表 6-88 RTRIM_B 寄存器字段说明
位字段类型复位说明
7:0RTRIM_BR/W0x0该寄存器可控制 INB± ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.5.7.35 RTRIM_C 寄存器（地址 = 0x80）[复位 = 0x0]

图 6-52 展示了 RTRIM_C，表 6-89中对此进行了介绍。

返回到汇总表。

INC 的电阻器修整（保险丝 ROM 的默认值）

图 6-52 RTRIM_C 寄存器
76543210
RTRIM_C
R/W-0x0
表 6-89 RTRIM_C 寄存器字段说明
位字段类型复位说明
7:0RTRIM_CR/W0x0该寄存器可控制 INC± ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.5.7.36 RTRIM_D 寄存器（地址 = 0x81）[复位 = 0x0]

图 6-53 展示了 RTRIM_D，表 6-90中对此进行了介绍。

返回到汇总表。

IND 的电阻器修整（保险丝 ROM 的默认值）

图 6-53 RTRIM_D 寄存器
76543210
RTRIM_D
R/W-0x0
表 6-90 RTRIM_D 寄存器字段说明
位字段类型复位说明
7:0RTRIM_DR/W0x0该寄存器可控制 IND± ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.5.7.37 ADC 源控制延迟（地址 = 0x9A）[复位 = 0x08]

ADC_SRC_DLY 显示在 AC_SRC_DLY 寄存器中，并在 AC_SRC_DLY 寄存器字段说明中进行描述。仅在 CAL_EN 为 0 时更改该寄存器。

返回到汇总表。

ADC 抖动控制（保险丝 ROM 的默认值）

图 6-54 ADC_SRC_DLY 寄存器
76543210
RESERVED
R/W-0x0R/W-0x08
表 6-91 ADC_SRC_DLY 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0ADC_SRC_DLYR/W0x08

调整两个 ADC 在后台 ADC 交换期间以相同时钟相位对相同输入采样的时间长度。

默认值适用于所有 ADCCLK 频率。如果使用较低的 ADCCLK 频率，则可以将 ADC_SRC_DLY 设置为 7，以减少快速后台 ADC 交换期间的干扰持续时间，但出现较大干扰幅度的风险也较大。

两个 ADC 将在 4+2*ADC_SRC_DLY ADCCLK 周期内对同一输入进行采样。

可以将 ADC_SRC_DLY 编程为 0 至 31 之间的值。

6.5.7.38 多路复用器选择延迟寄存器（地址 = 0x9B）[复位 = 0x07]

MUX_SEL_DLY 显示在 MUX_SEL_DLY 寄存器中，并在 MUX_SEL_DLY 寄存器字段说明中进行描述。

返回到汇总表。

图 6-55 MUX_SEL_DLY 寄存器
76543210
RESERVEDMUX_SEL_DLY
R/W-0x0R/W-0x07
表 6-92 MUX_SEL_DLY 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0MUX_SEL_DLYR/W0x07

调整添加到内部多路复用器选择信号的延迟。该信号可控制将 ADC 内核输出数据引向编码器中的多路复用器。该延迟仅在后台 ADC 交换期间适用。需要对该延迟进行细调，才能在两个样本流都有效的一小段时间窗口内交换样本流。

可以将 MUX_SEL_DLY 编程为 0 至 31 之间的值。

6.5.7.39 ADC_DITH 寄存器（地址 = 0x9D）[复位 = 0x0]

图 6-56 展示了 ADC_DITH，表 6-93中对此进行了介绍。

返回到汇总表。

ADC 抖动控制（保险丝 ROM 的默认值）

图 6-56 ADC_DITH 寄存器
76543210
RESERVEDADC_DITH_ERRADC_DITH_AMPADC_DITH_EN
R/W-0x0R/W-0x0R/W-0x0R/W-0x0
表 6-93 ADC_DITH 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2ADC_DITH_ERRR/W0x0在消减抖动信号时，可能会出现小的舍入误差。可选择误差选择以略微降低 SNR，或略微增加直流偏移和 FS/2 杂散。此外，在单通道模式下，FS/4 杂散也将略有增加。
0：舍入误差会降低 SNR
1：舍入误差会降低直流偏移、FS/2 杂散和 FS/4 杂散
1ADC_DITH_AMPR/W0x00：小抖动可获得更好的 SNR（默认值）
1：大抖动可获得更好的杂散性能
0ADC_DITH_ENR/W0x0设置此位以启用 ADC 抖动。抖动可以提高杂散性能，但代价是 SNR 略有下降。抖动幅度 (ADC_DITH_AMP) 可用于进一步权衡 SNR 和杂散性能。

6.5.7.40 LSB_CTRL 寄存器（地址 = 0x160）[复位 = 0x00]

图 6-57 展示了 LSB_CTRL，表 6-94中对此进行了介绍。

返回到汇总表。

LSB 控制位输出（默认值：0x00）

图 6-57 LSB_CTRL 寄存器
76543210
RESERVEDTIME_STAMP_EN
R/W-0x0R/W-0x0
表 6-94 LSB_CTRL 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0TIME_STAMP_ENR/W0x0设置后，传输层可在输出样本的 LSB 上传输时间戳信号。时间戳信号的延迟（在整个芯片上）应与模拟 ADC 输入的延迟相匹配。使用 TIME_STAMP_EN 时，还请设置 TMSTP_RECV_EN。

注 1：控制位置于 JESD204C 样本的 LSB 上。在某些情况下，JESD204C 采样宽度 (N) 大于来自 ADC 的采样宽度。在这些情况下，控制位置于 N 位字段的 LSB 上，因此不会替换 ADC 样本的 LSB。

注 2：该寄存器启用的控制位绝不会在 ILA 中广播（在 ILA 中 CS 为 0）。

6.5.7.41 JESD_EN 寄存器（地址 = 0x200）[复位 = 0x01]

图 6-58 展示了 JESD_EN，表 6-95中对此进行了介绍。

返回到汇总表。

JESD204C 子系统启用（默认值：0x01）

图 6-58 JESD_EN 寄存器
76543210
RESERVEDJESD_EN
R/W-0x0R/W-0x1
表 6-95 JESD_EN 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0JESD_ENR/W0x10：禁用 JESD204C 接口
1：启用 JESD204C 接口

注意：在更改其他 JESD204C 寄存器之前，必须清零 JESD_EN。当 JESD_EN 为 0 时，该块保持复位状态，串行器断电。时钟关闭以省电。LMFC/LEMC 计数器也保持在复位状态，因此 SYSREF 不会对齐 LMFC/LEMC。

注意：在设置 JESD_EN 之前，务必设置 CAL_EN。
注意：在清零 CAL_EN 之前，务必清零 JESD_EN。

6.5.7.42 JMODE 寄存器（地址 = 0x201）[复位 = 0x00]

图 6-59 展示了 JMODE，表 6-96 中对此进行了介绍。

返回到汇总表。

JESD204C 模式（默认值：0x00）

图 6-59 JMODE 寄存器
76543210
RESERVEDJMODE
R/W-0x0R/W-0x0
表 6-96 JMODE 寄存器字段说明
位字段类型复位说明
7:6RESERVEDR/W0x0必须写入默认值。
5:0JMODER/W0x0指定 JESD204C 输出模式。请参阅 JESD204C 模式表。

注意：仅当 JESD_EN=0 且 CAL_EN=0 时，才应更改该寄存器。

6.5.7.43 KM1 寄存器（地址 = 0x202）[复位 = 0x1F]

图 6-60 展示了 KM1，表 6-97中对此进行了介绍。

返回到汇总表。

JESD204C K 参数 (-1)（默认值：0x1F）

图 6-60 KM1 寄存器
76543210
KM1
R/W-0x1F
表 6-97 KM1 寄存器字段说明
位字段类型复位说明
7:0KM1R/W0x1FK 表示每个多帧的帧数，该寄存器必须编程为 K-1。根据 JMODE 设置，K 的合法值受到约束（请参阅 JESD204C 模式表中的 K 参数）。默认值为 KM1=31，对应于 K=32。

注意：对于使用 64B/66B 链路层的模式，KM1 寄存器将被忽略，K 的值由 E 和 F（通过 JMODE 获得）确定。K 的有效值为 256*E/F。

注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.44 JSYNC_N 寄存器（地址 = 0x203）[复位 = 0x01]

图 6-61 展示了 JSYNC_N，表 6-98中对此进行了介绍。

返回到汇总表。

JESD204C 手动同步请求（默认值：0x01）

图 6-61 JSYNC_N 寄存器
76543210
RESERVEDJSYNC_N
R/W-0x0R/W-0x1
表 6-98 JSYNC_N 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR/W0x0必须写入默认值。
0JSYNC_NR/W0x1将该位设置为 0 以请求 JESD204C 同步（相当于使 SYNC~ 信号生效）。正常运行时，将该位设置为 1。

注意：无论 SYNC_SEL 寄存器如何设置，JSYNC_N 寄存器始终可以生成同步请求。然而，如果所选 SYNC 引脚保持低电平，则除非对 SYNC_SEL=2 进行编程、否则无法将同步请求取消置位。

6.5.7.45 JCTRL 寄存器（地址 = 0x204）[复位 = 0x03]

图 6-62 展示了 JCTRL，表 6-99 中对此进行了介绍。

返回到汇总表。

JESD204C 控制（默认值：0x03）

图 6-62 JCTRL 寄存器
76543210
RESERVEDALT_LANESSYNC_SELSFORMATSCR
R/W-0x0R/W-0x0R/W-0x0R/W-0x1R/W-0x1
表 6-99 JCTRL 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4ALT_LANESR/W0x00：正常通道映射（默认值），如 JESD204C 输出模式部分所示。
使用通道 0 至 L-1。
1：备用通道映射（使用上部通道）。
使用通道 4 至 4+L-1。通道 0 至 3 未使用。只有在 JMODE 选择每个链路使用 4 个或更少通道 (L<=4) 的模式时，才支持此选项。对于使用 4 个以上通道的模式，该行为无法确定。
3:2SYNC_SELR/W0x00：使用 SYNC~ 功能的 SYNCSE 输入（默认值）
1：使用 TMSTP± 输入来实现 SYNC~ 功能。还必须设置 TMSTP_RECV_EN。
2：请勿使用任何 SYNC~ 输入引脚（使用 JSYNC_N 作为软件 SYNC~）
1SFORMATR/W0x1JESD204C 样本的输出样本格式
0：偏移二进制
1：有符号的二进制补码（默认）
0SCRR/W0x10：8B/10B 扰频器已禁用（仅适用于 8B/10B 模式）
1：8B/10B 扰频器已启用（默认值）

注 1：建议使用 8b/10b 扰频器来降低杂散噪声，并确保某些样本有效载荷不能阻止 JESD204C 接收器检测不正确的代码组或通道对齐。64B/66B 模式始终使用扰频。该寄存器不适用于 64B/66B 模式。


注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.46 JTEST 寄存器（地址 = 0x205）[复位 = 0x00]

图 6-63 展示了 JTEST，表 6-100 中对此进行了介绍。

返回到汇总表。

JESD204C 测试控制（默认值：0x00）

图 6-63 JTEST 寄存器
76543210
RESERVEDJTEST
R/W-0x0R/W-0x0
表 6-100 JTEST 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0JTESTR/W0x00：测试模式已禁用。正常运行（默认）
1：PRBS7 测试模式
2：PRBS15 测试模式
3：PRBS23 测试模式
4：斜坡测试模式
5：传输层测试模式
6：D21.5 测试模式
7：K28.5 测试模式*
8：重复的 ILA 测试模式*
9 ：修改的 RPAT 测试模式*
10：串行输出保持低电平
11：串行输出保持高电平
12：保留
13：PRBS9 测试模式
14：PRBS31 测试模式
15：时钟测试模式 (0x00FF)
16：K28.7 测试模式*
17-31：保留

*只有在 JMODE 选择使用 8B/10B 编码的模式时，才支持这些测试模式。
注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.47 DID 寄存器（地址 = 0x206）[复位 = 0x00]

图 6-64 展示了 DID，表 6-101 中对此进行了介绍。

返回到汇总表。

JESD204C DID 参数（默认值：0x00）

图 6-64 DID 寄存器
76543210
DID
R/W-0x0
表 6-101 DID 寄存器字段说明
位字段类型复位说明
7:0DIDR/W0x0指定在 JESD204B ILA 的第二个多帧期间传输的 DID（器件 ID）值。

注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.48 FCHAR 寄存器（地址 = 0x207）[复位 = 0x00]

图 6-65 展示了 FCHAR，表 6-102 中对此进行了介绍。

返回到汇总表。

JESD204C 帧字符（默认值：0x00）

图 6-65 FCHAR 寄存器
76543210
RESERVEDFCHAR
R/W-0x0R/W-0x0
表 6-102 FCHAR 寄存器字段说明
位字段类型复位说明
7:2RESERVEDR/W0x0必须写入默认值。
1:0FCHARR/W0x0指定用于表示帧结束的逗号字符。该字符随机传输。这只适用于使用 8B/10B 编码的模式。
0：使用 K28.7（默认值）（符合 JESD204C）
1：使用 K28.1 (不符合 JESD204C）
2：使用 K28.5 (不符合 JESD204C）
3：保留

使用 JESD204C 接收器时，必须使用 FCHAR=0。当使用通用 8B/10B 接收器时，K28.7 字符可能会导致问题发生。当 K28.7 与某些数据字符组合时，可能会出现错误、未对齐的逗号字符，而且某些接收器会重新对齐到错误的逗号。为避免这种情况，应将 FCHAR 编程为 1 或 2。

注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.49 JESD_STATUS 寄存器（地址 = 0x208）[复位 = 0x0]

图 6-66 展示了 JESD_STATUS，表 6-103中对此进行了介绍。

返回到汇总表。

JESD204C/系统状态寄存器

图 6-66 JESD_STATUS 寄存器
76543210
RESERVEDLINK_UPSYNC_STATUSREALIGNEDALIGNEDSPLL_LOCKEDRESERVEDCPLL_LOCKED
R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0R/W-0x0
表 6-103 JESD_STATUS 寄存器字段说明
位字段类型复位说明
7RESERVEDR/W0x0
6LINK_UPR/W0x0设置后，表示 JESD204C 链路已启动。
5SYNC_STATUSR/W0x0返回 JESD204C SYNC~ 信号的状态。
0：SYNC~ 置为有效
1：SYNC~ 置为无效
4REALIGNEDR/W0x0当为高电平时，表示数字块时钟、帧时钟或多帧时钟相位由 SYSREF 重新对齐。向该位写入“1”将使其清零。
3ALIGNEDR/W0x0当该位为高电平时，表示 SYSREF 已建立多帧 (LMFC) 时钟相位。启用 JESD204B 编码器后的第一个 SYSREF 事件将设置该位。向该位写入“1”将使其清零。
2SPLL_LOCKEDR/W0x0当为高电平时，表示串行器/解串器 PLL (S-PLL) 已锁定。
1RESERVEDR/W0x0
0CPLL_LOCKEDR/W0x0当为高电平时，表示转换器 PLL (C-PLL) 已锁定。

6.5.7.50 CH_EN 寄存器（地址 = 0x209）[复位 = 0x03]

图 6-67 中显示了 CH_EN，表 6-104 中对此进行了介绍。

返回到汇总表。

JESD204C 通道启用（默认值：0x03）

图 6-67 CH_EN 寄存器
76543210
RESERVEDSINGLE_CH_ENCD_ENAB_EN
R/W-0x0R/W-0x0R/W-0x1R/W-0x1
表 6-104 CH_EN 寄存器字段说明
位字段类型复位说明
7:3RESERVEDR/W0x0必须写入默认值。
2SINGLE_CH_ENR/W0x0设置后，启用单通道模式并禁用通道 B、C 和 D。AB_EN 必须设置为 1。
1CD_ENR/W0x1设置后，启用 C 和 D 通道。设置为 0 将禁用通道 C 和 D。设置该位将启用双通道运行。
0AB_ENR/W0x1设置后，启用 A 和 B 通道。设置为 0 可禁用通道 A 和 B。

重要说明：
1.在更改 CH_EN 之前，必须设置 CAL_EN=0 和 JESD_EN=0。
2.请勿使用该寄存器来禁用（断电）所有通道，由于还未定义此状态。转而使用 MODE 寄存器来关闭整个器件的电源。
3.当禁用任一通道对时，JESD204C 链路将按比例缩小通道和转换器数量：L = 上限 (LX/2) 和 M = MX/2。如果 Lx 为奇数，则在最高行列的末尾添加尾位，以填充帧（根据 JESD204C 标准）。
4.当 AB_EN=0 时，通道 C 和 D 的样本将放置在 JESD204C 帧内，即 A 和 B 样本通常处于所在的帧内。

6.5.7.51 SHMODE 寄存器（地址 = 0x20F）[复位 = 0x00]

图 6-68 展示了 SHMODE，表 6-105 中对此进行了介绍。

返回到汇总表。

JESD204C 同步字模式（默认值：0x00）

图 6-68 SHMODE 寄存器
76543210
RESERVEDSHMODE
R/W-0x0R/W-0x0
表 6-105 SHMODE 寄存器字段说明
位字段类型复位说明
7:2RESERVEDR/W0x0必须写入默认值。
1:0SHMODER/W0x0为 64B/66B 同步字（每个多块 32 位数据）选择模式。这仅在 JMODE 选择 64B/66B 模式时适用。

0：发送 CRC-12 信号（默认设置）
1：保留
2：传输 FEC 信号
3：保留

注意：该器件不支持任何 JESD204C 命令特性。所有命令字段都将设置为零（空闲标头）。
注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。

6.5.7.52 SYNC_THRESH 寄存器（地址 = 0x210）[复位 = 0x03]

图 6-69 展示了 SYNC_THRESH，表 6-106中对此进行了介绍。

返回到汇总表。

JESD204C SYNC~ 阈值（默认值：0x03）

图 6-69 SYNC_THRESH 寄存器
76543210
RESERVEDSYNC_THRESH
R/W-0x0R/W-0x3
表 6-106 SYNC_THRESH 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0SYNC_THRESHR/W0x3该寄存器可在 JESD204C 发送器将 SYNC~ 信号解释为同步请求之前，定义 SYNC~ 信号必须作为低电平被采样的次数。
链路时钟 (fS/2) 会对 SYNC~ 信号进行采样。如果 SYNC~ 在 SYNC_THRESH+1 连续时钟周期内采样为低电平，则将被解释为同步请求。有关更多详细信息，请参阅 JESD204C 章节 8.8.2。如果 SYNC~ 在小于 SYNC_THRESH+1 个时钟周期的时间内采样为低电平，则被视为错误报告并被忽略。

注意：仅当 JESD_EN 为 0 时，才应更改该寄存器。
注意：由于该设计不会对 SYNC~ 接口上报告的错误执行任何操作，因此建议在接收器上禁用错误报告并将 SYNC_THRESH 编程为 0。这为同步请求提供了最快的响应时间。

6.5.7.53 OVR_TH 寄存器（地址 = 0x211）[复位 = 0xF2]

图 6-70 展示了 OVR_TH，表 6-107中对此进行了介绍。

返回到汇总表。

超范围阈值（默认值：0xF2）

图 6-70 OVR_TH 寄存器
76543210
OVR_TH
R/W-0xF2
表 6-107 OVR_TH 寄存器字段说明
位字段类型复位说明
7:0OVR_THR/W0xF2该参数可定义导致将超范围输出置为有效的绝对采样电平。以 dBFS（峰值）为单位的检测电平为 20log10(OVR_TH/256)（默认值：0xF2 = 242-> -0.5dBFS）

6.5.7.54 OVR_CFG 寄存器（地址 = 0x213）[复位 = 0x07]

图 6-71 展示了 OVR_CFG，表 6-108中对此进行了介绍。

返回到汇总表。

超范围启用/保持关闭（默认值：0x07）

图 6-71 OVR_CFG 寄存器
76543210
RESERVEDOVR_ENOVR_N
R/W-0x0R/W-0x0R/W-0x7
表 6-108 OVR_CFG 寄存器字段说明
位字段类型复位说明
7:4RESERVEDR/W0x0必须写入默认值。
3OVR_ENR/W0x0设置为高电平时，可启用超范围状态输出引脚。当 OVR_EN 设置为低电平时，ORA、ORB、ORC 和 ORD 输出保持低电平状态。
2:0OVR_NR/W0x7对该寄存器进行编程，可调整 ORA、ORB、ORC 和 ORD 输出的脉冲扩展。超范围输出的最小脉冲持续时间为 4 * 2OVR_N 采样周期。将该字段递增会使监控周期加倍。

6.5.7.55 INIT_STATUS 寄存器（地址 = 0x270）[复位 = 0x0]

图 6-72 展示了 INIT_STATUS，表 6-109中对此进行了介绍。

返回到汇总表。

初始化状态（只读）

图 6-72 INIT_STATUS 寄存器
76543210
RESERVEDINIT_DONE
R-0x0R-0x0
表 6-109 INIT_STATUS 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR0x0
0INIT_DONER0x0当初始化逻辑完成器件初始化时返回 1。这表示现在可以安全地继续启动了。在 INIT_DONE 返回 1 之前，不应执行任何 SPI 事务（SOFT_RESET 除外）。

6.5.7.56 LOW_POWER2 寄存器（地址 = 0x29A）[复位 = 0x0F]

图 6-73 展示了 LOW_POWER2，表 6-110中对此进行了介绍。

返回到汇总表。

低功耗模式 2（默认值：0x0F）

图 6-73 LOW_POWER2 寄存器
76543210
LOW_POW_MODE2
R/W-0xF
表 6-110 LOW_POWER2 寄存器字段说明
位字段类型复位说明
7:0LOW_POW_MODE2R/W0xF将此寄存器与 LOW_POWER1、LOW_POWER3 和 LOW_POWER4 一起设置可启用低功耗模式。所有寄存器必须在一起设置。必须在更改工作模式后执行校准：

0x06：低功耗模式（仅当采样率小于或等于1 GSPS 时有效）
0x0F：高性能模式（默认值）
所有其他值均保留

注意：在更改该寄存器之前，必须将 CAL_EN 设置为 0 并将 JESD_EN 设置为 0。

6.5.7.57 LOW_POWER3 寄存器（地址 = 0x29B）[复位 = 0x04]

图 6-74 展示了 LOW_POWER3，表 6-111中对此进行了介绍。

返回到汇总表。

低功耗模式 3（默认值：0x04）

图 6-74 LOW_POWER3 寄存器
76543210
LOW_POW_MODE3
R/W-0x4
表 6-111 LOW_POWER3 寄存器字段说明
位字段类型复位说明
7:0LOW_POW_MODE3R/W0x4将此寄存器与 LOW_POWER1、LOW_POWER2 和 LOW_POWER4 一起设置可启用低功耗模式。所有寄存器必须在一起设置。必须在更改工作模式后执行校准：

0x00：低功耗模式（仅当采样率小于或等于 1 GSPS 时有效）
0x04：高性能模式（默认值）
所有其他值均保留

注意：在更改该寄存器之前，必须将 CAL_EN 设置为 0 并将 JESD_EN 设置为 0。

6.5.7.58 LOW_POWER4 寄存器（地址 = 0x29C）[复位 = 0x1B]

图 6-75 展示了 LOW_POWER4，表 6-112 中对此进行了介绍。

返回到汇总表。

低功耗模式 4（默认值：0x1B）

图 6-75 LOW_POWER4 寄存器
76543210
LOW_POW_MODE4
R/W-0x1B
表 6-112 LOW_POWER4 寄存器字段说明
位字段类型复位说明
7:0LOW_POW_MODE4R/W0x1B将此寄存器与 LOW_POWER1、LOW_POWER2 和 LOW_POWER3 一起设置可启用低功耗模式。所有寄存器必须在一起设置。必须在更改工作模式后执行校准：

0x14：低功耗模式（仅当采样率小于或等于 1 GSPS 时有效）
0x1B：高性能模式（默认值）
所有其他值均保留

注意：在更改该寄存器之前，必须将 CAL_EN 设置为 0 并将 JESD_EN 设置为 0。

6.5.7.59 ALARM 寄存器（地址 = 0x2C0）[复位 = 0x0]

图 6-76 展示了 ALARM，表 6-113 中对此进行了介绍。

返回到汇总表。

警报中断（只读）

图 6-76 ALARM 寄存器
76543210
RESERVEDALARM
R-0x0R-0x0
表 6-113 ALARM 寄存器字段说明
位字段类型复位说明
7:1RESERVEDR0x0
0ALARMR0x0只要发生的任何未在 ALM_STATUS 寄存器中屏蔽的警报，该位就会返回“1”。使用 ALM_MASK 可屏蔽（禁用）各个警报。CAL_STATUS_SEL 可用于将警报位驱动到 CALSTAT 输出引脚上，以提供硬件警报中断信号。

6.5.7.60 ALM_STATUS 寄存器（地址 = 0x2C1）[复位 = 0x3F]

图 6-77 展示了 ALM_STATUS，表 6-114中对此进行了介绍。

返回到汇总表。

警报状态（默认值：0x3F，写入以进行清除）

图 6-77 ALM_STATUS 寄存器
76543210
RESERVEDFIFO_ALMSPLL_ALMLINK_ALMREALIGNED_ALMRESERVEDCLK_ALM
R/W-0x0R/W-0x1R/W-0x1R/W-0x1R/W-0x1R/W-0x1R/W-0x1
表 6-114 ALM_STATUS 寄存器字段说明
位字段类型复位说明
7:6RESERVEDR/W0x0
5FIFO_ALMR/W0x1FIFO 上溢/下溢警报：只要有效的 JESD204C 通道 FIFO 出现下溢或溢出情况时，就会设置该位。写入“1”可将该位清零。要检查哪个通道生成了警报，请读取 FIFO_LANE_ALM。
4SPLL_ALMR/W0x1S-PLL 锁定丢失警报：只要串行器/解串器 S-PLL 未锁定，就会设置该位。写入“1”可将该位清零。
3LINK_ALMR/W0x1链路警报：只要启用了 JESD204C 链路，但未处于 DATA_ENC 状态（8B/10B 模式），就会设置该位。在 64B/66B 模式下，没有 DATA_ENC 状态，因此该警报将在链路首次启动时触发。而且，如果任何事件导致 FIFO/串行器重新对齐，也会触发。写入“1”可将该位清零。
2REALIGNED_ALMR/W0x1重新对齐警报：只要 SYSREF 导致内部时钟（包括 LMFC/LEMC）重新对齐，就会设置该位。写入“1”可将该位清零。
1RESERVEDR/W0x1
0CLK_ALMR/W0x1时钟报警：该位可用于检测内部数字块和 JESD204C 时钟的翻转。只要 A 和 B 通道的内部时钟分频器与 C 和 D 通道不匹配，就会设置该位。写入“1”可将该位清零。有关该寄存器的正确使用，请参阅警报部分。

注意：在上电复位或软复位后，所有警报位都设置为“1”。
注意：当 JESD_EN=0 时，均未定义所有警报（CLK_ALM 除外）。建议用户在设置 JESD_EN=1 后清除警报。

6.5.7.61 ALM_MASK 寄存器（地址 = 0x2C2）[复位 = 0x3F]

图 6-78 展示了 ALM_MASK，表 6-115中对此进行了介绍。

返回到汇总表。

警报屏蔽寄存器（默认值：0x3F）

图 6-78 ALM_MASK 寄存器
76543210
RESERVEDMASK_FIFO_ALMMASK_PLL_ALMMASK_LINK_ALMMASK_REALIGNED_ALMRESERVEDMASK_CLK_ALM
R/W-0x0R/W-0x1R/W-0x1R/W-0x1R/W-0x1R/W-0x1R/W-0x1
表 6-115 ALM_MASK 寄存器字段说明
位字段类型复位说明
7:6RESERVEDR/W0x0必须写入默认值。
5MASK_FIFO_ALMR/W0x1设置后，FIFO_ALM 被屏蔽，不会影响 ALARM 寄存器位。
4MASK_PLL_ALMR/W0x1设置后，PLL_ALM 被屏蔽，不会影响 ALARM 寄存器位。
3MASK_LINK_ALMR/W0x1设置后，LINK_ALM 被屏蔽，不会影响 ALARM 寄存器位。
2MASK_REALIGNED_ALMR/W0x1设置后，REALIGNED_ALM 被屏蔽，不会影响 ALARM 寄存器位。
1RESERVEDR/W0x1必须写入默认值。
0MASK_CLK_ALMR/W0x1设置后，CLK_ALM 被屏蔽，不会影响 ALARM 寄存器位。

6.5.7.62 FIFO_LANE_ALM 寄存器（地址 = 0x2C4）[复位 = 0xFF]

图 6-79 展示了 FIFO_LANE_ALM，表 6-116中对此进行了介绍。

返回到汇总表。

FIFO 上溢/下溢警报（默认值：0xFF）

图 6-79 FIFO_LANE_ALM 寄存器
76543210
FIFO_LANE_ALM
R/W-0xFF
表 6-116 FIFO_LANE_ALM 寄存器字段说明
位字段类型复位说明
7:0FIFO_LANE_ALMR/W0xFF如果通道 i 的 FIFO 出现上溢或下溢，则设置 FIFO_LANE_ALM[i]。使用此寄存器可确定哪个或哪些通道生成了警报。向该寄存器中的任何位写入“1”将清除警报（如果上溢/下溢情况持续存在，警报可能会立即再次触发）。向 FIFO_ALM 寄存器写入“1”将清除该寄存器的所有位。

6.5.7.63 OFS0 寄存器（地址 = 0x330）[复位 = 0x0]

图 6-80 展示了 OFS0，表 6-117中对此进行了介绍。

返回到汇总表。

ADC0 的偏移调整（保险丝 ROM 的默认值）

图 6-80 OFS0 寄存器
15141312111098
RESERVEDOFS0
R/W-0x0R/W-0x0
76543210
OFS0
R/W-0x0
表 6-117 OFS0 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS0R/W0x0应用于 ADC0 的偏移调整值。格式为无符号格式。

重要说明：如果校准系统正在执行偏移校准，请勿访问任何 OFS* 寄存器。

案例 1：如果 CAL_BGOS 或 CAL_BG 为 0 且 CAL_OS 为 1，则可以在 FG_DONE 变为高电平后访问 OFS* 寄存器。
案例 2：如果 CAL_BG=1 且 CAL_BGOS=1，则不应访问 OFS* 寄存器。对于没有连续偏移校准的后台校准，请将 CAL_OS 设置为 1，将 CAL_BG 设置为 1，但应确保将 CAL_BGOS 设置为 0。这仍会在前台偏移校准步骤中校准备用 ADC 内核的偏移。
案例 3：如果上述情况均不适用，则无需等待即可访问 OFS* 寄存器。

6.5.7.64 OFS1 寄存器（地址 = 0x332）[复位 = 0x0]

图 6-81 展示了 OFS1，表 6-118中对此进行了介绍。

返回到汇总表。

ADC1 的偏移调整（保险丝 ROM 的默认值）

图 6-81 OFS1 寄存器
15141312111098
RESERVEDOFS1
R/W-0x0R/W-0x0
76543210
OFS1
R/W-0x0
表 6-118 OFS1 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS1R/W0x0应用于 ADC1 的偏移调整值。

6.5.7.65 OFS2A 寄存器（地址 = 0x334）[复位 = 0x0]

图 6-82 展示了 OFS2A，表 6-119中对此进行了介绍。

返回到汇总表。

ADC2 的偏移调整 (INA±)（保险丝 ROM 的默认值）

图 6-82 OFS2A 寄存器
15141312111098
RESERVEDOFS2A
R/W-0x0R/W-0x0
76543210
OFS2A
R/W-0x0
表 6-119 OFS2A 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS2AR/W0x0采样 INA± 时应用于 ADC2 的偏移调整值。

6.5.7.66 OFS2B 寄存器（地址 = 0x336）[复位 = 0x0]

图 6-83 展示了 OFS2B，表 6-120中对此进行了介绍。

返回到汇总表。

ADC2 的偏移调整 (INB±)（保险丝 ROM 的默认值）

图 6-83 OFS2B 寄存器
15141312111098
RESERVEDOFS2B
R/W-0x0R/W-0x0
76543210
OFS2B
R/W-0x0
表 6-120 OFS2B 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS2BR/W0x0采样 INB± 时应用于 ADC2 的偏移调整值。

6.5.7.67 OFS3C 寄存器（地址 = 0x338）[复位 = 0x0]

图 6-84 展示了 OFS3C，表 6-121中对此进行了介绍。

返回到汇总表。

ADC3 的偏移调整 (INC±)（保险丝 ROM 的默认值）

图 6-84 OFS3C 寄存器
15141312111098
RESERVEDOFS3C
R/W-0x0R/W-0x0
76543210
OFS3C
R/W-0x0
表 6-121 OFS3C 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS3CR/W0x0采样 INC± 时应用于 ADC3 的偏移调整值。

6.5.7.68 OFS3D 寄存器（地址 = 0x33A）[复位 = 0x0]

图 6-85 展示了 OFS3D，表 6-122中对此进行了介绍。

返回到汇总表。

ADC3 的偏移调整 (IND±)（保险丝 ROM 的默认值）

图 6-85 OFS3D 寄存器
15141312111098
RESERVEDOFS3D
R/W-0x0R/W-0x0
76543210
OFS3D
R/W-0x0
表 6-122 OFS3D 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS3DR/W0x0采样 IND± 时应用于 ADC3 的偏移调整值。

6.5.7.69 OFS4 寄存器（地址 = 0x33C）[复位 = 0x0]

图 6-86 展示了 OFS4，表 6-123中对此进行了介绍。

返回到汇总表。

ADC4 的偏移调整（保险丝 ROM 的默认值）

图 6-86 OFS4 寄存器
15141312111098
RESERVEDOFS4
R/W-0x0R/W-0x0
76543210
OFS4
R/W-0x0
表 6-123 OFS4 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS4R/W0x0应用于 ADC4 的偏移调整值。

6.5.7.70 OFS5 寄存器（地址 = 0x33E）[复位 = 0x0]

图 6-87 展示了 OFS5，表 6-124中对此进行了介绍。

返回到汇总表。

ADC5 的偏移调整（保险丝 ROM 的默认值）

图 6-87 OFS5 寄存器
15141312111098
RESERVEDOFS5
R/W-0x0R/W-0x0
76543210
OFS5
R/W-0x0
表 6-124 OFS5 寄存器字段说明
位字段类型复位说明
15:12RESERVEDR/W0x0必须写入默认值。
11:0OFS5R/W0x0应用于 ADC5 的偏移调整值。

6.5.7.71 GAIN0 寄存器（地址 = 0x360）[复位 = 0x0]

图 6-88 展示了 GAIN0，表 6-125中对此进行了介绍。

返回到汇总表。

ADC0 的精细增益调整（保险丝 ROM 的默认值）

图 6-88 GAIN0 寄存器
76543210
RESERVEDGAIN0
R/W-0x0R/W-0x0
表 6-125 GAIN0 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN0R/W0x0ADC0 的精细增益调整。

6.5.7.72 GAIN1 寄存器（地址 = 0x361）[复位 = 0x0]

图 6-89 展示了 GAIN1，表 6-126中对此进行了介绍。

返回到汇总表。

ADC1 的精细增益调整（保险丝 ROM 的默认值）

图 6-89 GAIN1 寄存器
76543210
RESERVEDGAIN1
R/W-0x0R/W-0x0
表 6-126 GAIN1 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN1R/W0x0ADC1 的精细增益调整。

6.5.7.73 GAIN2A 寄存器（地址 = 0x362）[复位 = 0x0]

图 6-90 展示了 GAIN2A，表 6-127中对此进行了介绍。

返回到汇总表。

ADC2 的精细增益调整 (INA±)（保险丝 ROM 的默认值）

图 6-90 GAIN2A 寄存器
76543210
RESERVEDGAIN2A
R/W-0x0R/W-0x0
表 6-127 GAIN2A 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN2AR/W0x0采样 INA± 时对 ADC2 进行的精细增益调整。

6.5.7.74 GAIN2B 寄存器（地址 = 0x363）[复位 = 0x0]

图 6-91 展示了 GAIN2B，表 6-128中对此进行了介绍。

返回到汇总表。

ADC2 的精细增益调整 (INB±)（保险丝 ROM 的默认值）

图 6-91 GAIN2B 寄存器
76543210
RESERVEDGAIN2B
R/W-0x0R/W-0x0
表 6-128 GAIN2B 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN2BR/W0x0采样 INB± 时对 ADC2 进行的精细增益调整。

6.5.7.75 GAIN3C 寄存器（地址 = 0x364）[复位 = 0x0]

图 6-92 展示了 GAIN3C，表 6-129中对此进行了介绍。

返回到汇总表。

ADC3 的精细增益调整 (INC±)（保险丝 ROM 的默认值）

图 6-92 GAIN3C 寄存器
76543210
RESERVEDGAIN3C
R/W-0x0R/W-0x0
表 6-129 GAIN3C 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN3CR/W0x0采样 INC± 时对 ADC3 进行的精细增益调整。

6.5.7.76 GAIN3D 寄存器（地址 = 0x365）[复位 = 0x0]

图 6-93 展示了 GAIN3D，表 6-130中对此进行了介绍。

返回到汇总表。

ADC3 的精细增益调整 (IND±)（保险丝 ROM 的默认值）

图 6-93 GAIN3D 寄存器
76543210
RESERVEDGAIN3D
R/W-0x0R/W-0x0
表 6-130 GAIN3D 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN3DR/W0x0采样 IND± 时对 ADC3 进行的精细增益调整。

6.5.7.77 GAIN4 寄存器（地址 = 0x366）[复位 = 0x0]

图 6-94 展示了 GAIN4，表 6-131中对此进行了介绍。

返回到汇总表。

ADC4 的精细增益调整（保险丝 ROM 的默认值）

图 6-94 GAIN4 寄存器
76543210
RESERVEDGAIN4
R/W-0x0R/W-0x0
表 6-131 GAIN4 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN4R/W0x0ADC4 的精细增益调整。

6.5.7.78 GAIN5 寄存器（地址 = 0x367）[复位 = 0x0]

图 6-95 展示了 GAIN5，表 6-132中对此进行了介绍。

返回到汇总表。

ADC5 的精细增益调整（保险丝 ROM 的默认值）

图 6-95 GAIN5 寄存器
76543210
RESERVEDGAIN5
R/W-0x0R/W-0x0
表 6-132 GAIN5 寄存器字段说明
位字段类型复位说明
7:5RESERVEDR/W0x0必须写入默认值。
4:0GAIN5R/W0x0对 ADC5 进行的精细增益调整。