ZHCSPP4B June   2022  – February 2025 ADC12QJ1600-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：直流规格
    6. 5.6  电气特性：功耗
    7. 5.7  电气特性：AC 规范
    8. 5.8  开关特性
    9. 5.9  时序要求
    10. 5.10 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
        4. 6.3.1.4 ADC 内核
          1. 6.3.1.4.1 ADC 工作原理
          2. 6.3.1.4.2 ADC 内核校准
          3. 6.3.1.4.3 模拟基准电压
          4. 6.3.1.4.4 ADC 超范围检测
          5. 6.3.1.4.5 误码率 (CER)
      2. 6.3.2 温度监测二极管
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 转换器 PLL (C-PLL)，用于采样时钟生成
        2. 6.3.4.2 LVDS 时钟输出（PLLREFO±、TRIGOUT±）
        3. 6.3.4.3 可选 CMOS 时钟输出（ORC、ORD）
        4. 6.3.4.4 用于 JESD204C 子类 1 确定性延迟的 SYSREF
          1. 6.3.4.4.1 用于多器件同步和确定性延迟的 SYSREF 采集
          2. 6.3.4.4.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      5. 6.3.5 JESD204C 接口
        1. 6.3.5.1  传输层
        2. 6.3.5.2  扰频器
        3. 6.3.5.3  链路层
        4. 6.3.5.4  8B 或 10B 链路层
          1. 6.3.5.4.1 数据编码（8B 或 10B）
          2. 6.3.5.4.2 多帧和本地多帧时钟 (LMFC)
          3. 6.3.5.4.3 代码组同步 (CGS)
          4. 6.3.5.4.4 初始通道对齐序列 (ILAS)
          5. 6.3.5.4.5 帧和多帧监控
        5. 6.3.5.5  64B 或 66B 链路层
          1. 6.3.5.5.1 64B 或 66B 编码
          2. 6.3.5.5.2 多块、扩展多块和本地扩展多块时钟 (LEMC)
            1. 6.3.5.5.2.1 使用同步报头的模块、多块和扩展多块对齐
              1. 6.3.5.5.2.1.1 循环冗余校验 (CRC) 模式
              2. 6.3.5.5.2.1.2 正向纠错 (FEC) 模式
          3. 6.3.5.5.3 初始通道对齐
          4. 6.3.5.5.4 模块、多块和扩展多块对齐监控
        6. 6.3.5.6  物理层
          1. 6.3.5.6.1 串行器/解串器预加重功能
        7. 6.3.5.7  JESD204C 启用
        8. 6.3.5.8  多器件同步和确定性延迟
        9. 6.3.5.9  在子类 0 系统中运行
        10. 6.3.5.10 报警监控
          1. 6.3.5.10.1 时钟翻转检测
          2. 6.3.5.10.2 FIFO 翻转检测
    4. 6.4 器件功能模式
      1. 6.4.1 低功耗模式和高性能模式
      2. 6.4.2 JESD204C 模式
        1. 6.4.2.1 JESD204C 传输层数据格式
        2. 6.4.2.2 64B 或 66B 同步标头流配置
        3. 6.4.2.3 冗余数据模式（备选信道）
      3. 6.4.3 断电模式
      4. 6.4.4 测试模式
        1. 6.4.4.1 串行器测试模式详细信息
        2. 6.4.4.2 PRBS 测试模式
        3. 6.4.4.3 时钟图形模式
        4. 6.4.4.4 斜坡测试模式
        5. 6.4.4.5 近程和远程传输测试模式
          1. 6.4.4.5.1 近程传输测试模式
        6. 6.4.4.6 D21.5 测试模式
        7. 6.4.4.7 K28.5 测试模式
        8. 6.4.4.8 重复 ILA 测试模式
        9. 6.4.4.9 修改的 RPAT 测试模式
      5. 6.4.5 校准模式和修整
        1. 6.4.5.1 前台校准模式
        2. 6.4.5.2 后台校准模式
        3. 6.4.5.3 低功耗后台校准 (LPBG) 模式
      6. 6.4.6 偏移校准
      7. 6.4.7 修整
    5. 6.5 编程
      1. 6.5.1 使用串行接口
      2. 6.5.2 SCS
      3. 6.5.3 SCLK
      4. 6.5.4 SDI
      5. 6.5.5 SDO
      6. 6.5.6 流模式
      7. 6.5.7 SPI_Register_Map 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 激光雷达 (LiDAR) 数字转换器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 模拟前端要求
          2. 7.2.1.2.2 计算时钟和串行器/解串器频率
        3. 7.2.1.3 应用曲线
    3. 7.3 初始化设置
    4. 7.4 电源相关建议
      1. 7.4.1 电源时序
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

5.8 开关特性

TJ = 25°C、VA19 = 1.9V、VPLL19 = 1.9V、VREFO = 1.9V、VTRIG = 1.1V、VA11 = 1.1V、VD11 = 1.1V、默认满量程电压 (VFS = 0.8VPP)、fIN = 97MHz、AIN = –1dBFS、fCLK = 1.6GHz、已滤波 1-VPP 正弦波时钟应用于 CLK±、PLL 禁用、JMODE = 0、高性能模式和前台校准、SER_PE = 4（除非另有说明）时的典型值；CPLL 开启时，VA11Q 和 VCLK11 噪声抑制开启；最小值和最大值均在标称电源电压以及建议工作条件表格中提供的工作结温范围内测得
参数 测试条件 最小值 典型值 最大值 单位
ADC 采样时钟
tAD 从时钟下降沿到采样时刻的采样（孔径）延迟时间 PLL 禁用、CLK± 305 ps
PLL 启用、CLK± 314 ps
PLL 启用、SE_CLK 332 ps
tAJ 孔径抖动，rms 抖动禁用 (ADC_DITH_EN = 0) 50 fs
抖动启用 (ADC_DITH_EN = 1) 60 fs
tJ(PLL) PLL 附加抖动，rms PLL 启用 (PLL_EN = 1)、fPLLREF = 50MHz 358 fs
tJ(PLL) PLL 附加抖动，rms PLL 启用 (PLL_EN = 1)、fPLLREF = 200MHz 340 fs
时钟和触发器输出（PLLREFO±、TRIGOUT±、ORC、ORD）
fPLLREFO PLLREFO± 频率范围 PLL 启用、PLLREFO± 启用 50 500 MHz
fDIVREFO ORC 和 ORD 频率范围（经过编程以输出分频 PLL 参考时钟） PLL 启用、DIVREF_C_MODE > 0、DIVREF_D_MODE > 0 12.5 100 MHz
tPW(TRIGOUT) 最小 TRIGOUT± 脉冲宽度 TRIGOUT_SRC = 0 (TMSTP±) 1 tCLK
fTRIGOUT TRIGOUT± 频率范围 TRIGOUT_SRC = 1 (S-PLL) 800 MHz
tPD(REF) 输入时钟到 PLLREFO± 传播延迟时间 PLLREF_SE = 0（使用 CLK±）、标称电源电压、TA = 25°C 280 359 440 ps
PLLREF_SE = 1（使用 SE_CLK）、标称电源电压、TA = 25°C 380 469 560
tPD-TEMPCO 输入时钟到 PLLREFO± 传播延迟时间温度系数 PLLREF_SE = 0（使用 CLK±）、标称电源电压 250 330 420 fs/°C
PLLREF_SE = 1（使用 SE_CLK）、标称电源电压 280 365 450
tPD-VOLTCO 输入时钟到 PLLREFO± 传播延迟时间电源电压系数 PLLREF_SE = 0（使用 CLK±）、TA = 25°C -533 -397 -186 fs/mV
PLLREF_SE = 1（使用 SE_CLK）、TA = 25°C -480 -372 -180
串行数据输出（D[7:0]+、D[7:0]–）
fSERDES 串行输出比特率 2.5 17.16 Gbps
UI 串行输出单位间隔 58.3 400 ps
tTLH 低电平到高电平转换时间（差分） 20% 至 80%、8H8L 测试模式、16.5Gbps 28 ps
tTHL 高电平到低电平转换时间（差分） 20% 至 80%、8H8L 测试模式、16.5Gbps 28 ps
DDJ 数据相关抖动峰峰值 PRBS-7 测试模式、JMODE = 0、12.8Gbps 8.56 ps
PRBS-9 测试模式、JMODE = 4、16.5Gbps 6.9
PRBS-9 测试模式、JMODE = 8、17.16Gbps 9.28
DCD 奇偶抖动峰峰值 PRBS-7 测试模式、JMODE = 0、12.8Gbps 0.2 ps
PRBS-9 测试模式、JMODE = 4、16.5Gbps 0.01
PRBS-9 测试模式、JMODE = 8、17.16Gbps 0.05
EBUJ 有效有界不相关抖动峰峰值 PRBS-7 测试模式、JMODE = 0、12.8Gbps 1.63 ps
PRBS-9 测试模式、JMODE = 4、16.5Gbps 0.85
PRBS-9 测试模式、JMODE = 8、17.16Gbps 3.12
RJ 无界随机抖动，RMS 8H8L 测试模式、JMODE = 0、12.8Gbps 0.88 ps
8H8L 测试模式、JMODE = 4、16.5Gbps 0.72
8H8L 测试模式、JMODE = 8、17.16Gbps 1
TJ 总抖动峰峰值，无界随机抖动部分根据 BER = 1e-15 (Q = 7.94) 定义 PRBS-7 测试模式、JMODE = 0、12.8Gbps 21.35 ps
PRBS-9 测试模式、JMODE = 4、16.5Gbps 18.01
PRBS-9 测试模式、JMODE = 8、17.16Gbps 23.78
ADC 内核延迟
tADC 从对参考样本进行采样的 CLK± 边沿到对 SYSREF 转换为高电平进行采样的 CLK± 边沿的确定性延迟时间(1) JMODE = 0 -2 tCLK 周期数
JMODE = 1 1
JMODE = 2 -1
JMODE = 3 -1
JMODE = 4 -1
JMODE = 5 -1
JMODE = 6 1
JMODE = 7 -1
JMODE = 8 -1
JMODE = 9 -1
JMODE = 10 -2
JMODE = 11 -2
JMODE = 12 -1
JMODE = 13 2
JMODE = 14 -2
JMODE = 15 -2
JESD204C 和串行器延迟
tTX 从对 SYSREF 高电平进行采样的 CLK± 上升沿到 JESD204C 串行输出通道上对应 tADC 参考样本的多帧（8B/10B 编码）或扩展多块（64B/66B 编码）的第一位的延迟时间(2) JMODE = 0 49.8 56.6 tCLK 周期数
JMODE = 1 45.5 52.8
JMODE = 2 45.5 52.8
JMODE = 3 44.3 50.5
JMODE = 4 42.1 48
JMODE = 5 42.1 48
JMODE = 6 53.3 60.2
JMODE = 7 53.3 60.2
JMODE = 8 47.1 54.2
JMODE = 9 58.4 65
JMODE = 10 56.2 63.1
JMODE = 11 66.3 74.5
JMODE = 12 87.2 94.8
JMODE = 13 72.9 83.9
JMODE = 14 61.7 68.1
JMODE = 15 94 103.3
串行编程接口 (SDO)
t(OZD) 在读操作期间从第 16 个 SCLK 周期的下降沿到 SDO 从三态转换至数据生效的延迟时间 1 ns
t(ODZ) 从 SCS 上升沿到 SDO 从数据生效转换至三态的延迟时间 10 ns
t(OD) 在读操作期间从 SCLK 的下降沿到 SDO 生效的延迟时间 1 10 ns
(1) tADC 是精确的、未四舍五入的确定性延迟时间。如果在 SYSREF 高电平采集点之后对参考样本进行采样，则延迟时间可能为负，在这种情况下，总延迟小于 tTX 给出的延迟。
(2) 为 tTX 指定的值包括确定性延迟时间和非确定性延迟时间。随着工艺、温度和电压变化，延迟时间也会有所不同。在子类 1 模式下运行时，JESD204B 会考虑这些变化，从而实现确定性延迟。必须选择适当的接收器 RBD 值，使弹性缓冲器释放点不会出现在本地多帧时钟 (LMFC) 周期的无效区域内。