ZHCSNR0A august   2021  – july 2023 AFE439A2 , AFE539A4 , AFE639D2

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:电压输出
    6. 6.6  电气特性:比较器模式
    7. 6.7  电气特性:ADC 输入
    8. 6.8  电气特性:通用
    9. 6.9  时序要求:I2C 标准模式
    10. 6.10 时序要求:I2C 快速模式
    11. 6.11 时序要求:I2C 超快速模式
    12. 6.12 时序要求:SPI 写入操作
    13. 6.13 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求:PWM 输出
    16. 6.16 时序要求:I2C 控制器
    17. 6.17 时序图
    18. 6.18 典型特性:电压输出
    19. 6.19 典型特性:ADC
    20. 6.20 典型特性:比较器
    21. 6.21 典型特性:通用
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
      2. 7.4.2 电压基准和 DAC 传递函数
        1. 7.4.2.1 电源作为基准
        2. 7.4.2.2 内部基准
        3. 7.4.2.3 外部基准
      3. 7.4.3 比较器模式
      4. 7.4.4 模数转换器 (ADC) 模式
      5. 7.4.5 脉宽调制 (PWM)
      6. 7.4.6 比例积分 (PI) 控制
        1. 7.4.6.1 AFE439A2 PI 控制
        2. 7.4.6.2 AFE539A4 PI 控制
        3. 7.4.6.3 AFE639D2 PI 控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器(地址 = 03h、09h、0Fh、15h)
      3. 7.6.3  COMMON-CONFIG 寄存器(地址 = 1Fh)
      4. 7.6.4  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      9. 7.6.9  STATE-MACHINE-CONFIG1 寄存器(地址 = 29h)[复位 = C800h]
      10. 7.6.10 SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      11. 7.6.11 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息

I2C 更新序列

对于单次更新,AFE39xx 需要一个开始条件、一个有效的 I2C 地址字节、一个命令字节以及两个数据字节,如表 7-19 中所列。
表 7-19 更新序列
MSB .... LSB ACK MSB ... LSB ACK MSB ... LSB ACK MSB ... LSB ACK
地址 (A) 字节
节 7.5.2.2.1
命令字节
节 7.5.2.2.2
数据字节 - MSDB 数据字节 - LSDB
DB [31:24] DB [23:16] DB [15:8] DB [7:0]

收到每个字节后,AFE39xx 通过在单个时钟脉冲的高电平期间将 SDA 线拉至低电平来确认该字节,如图 7-17 所示。这四个字节和确认周期构成了单次更新所需的 36 个时钟周期。一个有效的 I2C 地址字节选择 AFE39xx

GUID-20211130-SS0I-CHTQ-XQBS-9370VGTQXRJP-low.svg图 7-17 I2C 总线协议

命令字节设置所选 AFE39xx 器件的工作模式。如果要在通过该字节选择工作模式时进行数据更新,AFE39xx 器件必须接收两个数据字节:最高有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)。AFE39xx 器件在 LSDB 之后的确认信号下降沿执行更新。

使用快速模式(时钟 = 400kHz)时,最大 DAC 更新速率限制为 10kSPS。使用超快速模式(时钟 = 1MHz)时,最大 DAC 更新速率限制为 25kSPS。收到停止条件后,AFE39xx 器件将释放 I2C 总线并等待新的启动条件。