• Menu
  • Product
  • Email
  • PDF
  • Order now

  • AFEx39xx 使用电压和 PWM 输出进行 TEC 控制的 12 位、10 位和 8 位智能模拟前端

    • ZHCSNR0A august   2021  – july 2023 AFE439A2 , AFE539A4 , AFE639D2

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • AFEx39xx 使用电压和 PWM 输出进行 TEC 控制的 12 位、10 位和 8 位智能模拟前端
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：电压输出
    6. 6.6  电气特性：比较器模式
    7. 6.7  电气特性：ADC 输入
    8. 6.8  电气特性：通用
    9. 6.9  时序要求：I2C 标准模式
    10. 6.10 时序要求：I2C 快速模式
    11. 6.11 时序要求：I2C 超快速模式
    12. 6.12 时序要求：SPI 写入操作
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求：PWM 输出
    16. 6.16 时序要求：I2C 控制器
    17. 6.17 时序图
    18. 6.18 典型特性：电压输出
    19. 6.19 典型特性：ADC
    20. 6.20 典型特性：比较器
    21. 6.21 典型特性：通用
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
      2. 7.4.2 电压基准和 DAC 传递函数
        1. 7.4.2.1 电源作为基准
        2. 7.4.2.2 内部基准
        3. 7.4.2.3 外部基准
      3. 7.4.3 比较器模式
      4. 7.4.4 模数转换器 (ADC) 模式
      5. 7.4.5 脉宽调制 (PWM)
      6. 7.4.6 比例积分 (PI) 控制
        1. 7.4.6.1 AFE439A2 PI 控制
        2. 7.4.6.2 AFE539A4 PI 控制
        3. 7.4.6.3 AFE639D2 PI 控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）
      3. 7.6.3  COMMON-CONFIG 寄存器（地址 = 1Fh）
      4. 7.6.4  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      9. 7.6.9  STATE-MACHINE-CONFIG1 寄存器（地址 = 29h）[复位 = C800h]
      10. 7.6.10 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      11. 7.6.11 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息
  12. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

AFEx39xx 使用电压和 PWM 输出进行 TEC 控制的 12 位、10 位和 8 位智能模拟前端

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

  • 集成式比例积分 (PI) 控制
    • 从非易失性存储器 (NVM) 中独立运行
    • 可编程的比例和积分增益
    • 适合输出钳位的比较器输入
    • 适合输出的可编程最小值、最大值和共模值
    • 可编程的环路-相位反转
  • AFE639D2
    • 为外部数字温度传感器接口提供了 I2C 控制器
    • 12 位 DAC 输出：4-LSB DNL，1-LSB DNL
  • AFE539A4
    • 10 位 ADC 输入：2-LSB INL，1-LSB DNL
    • 10 位 DAC 输出：1-LSB INL 和 DNL
  • AFE439A2
    • 8 位 ADC 输入：1-LSB INL 和 DNL
    • 7 位占空比 PWM 输出
  • 使用可编程比较器进行故障管理
  • VDD 关闭时 DAC 通道上具有高阻抗输出
  • 自动检测 I2C 或 SPI
    • 1.62V VIH (VDD = 5.5V)
  • VREF/MODE 引脚可在编程模式和独立模式之间进行选择
  • 用户可编程 NVM
  • 采用内部基准、外部基准或电源作为基准
  • 宽工作范围
    • 电源：1.8V 至 5.5V
    • 温度范围：-40˚C 至 +125˚C
  • 微型封装：16 引脚 WQFN (3mm × 3mm)

2 应用

  • 激光
  • 化学和气体分析仪
  • 机械扫描激光雷达
  • 机器人感应模块
  • 移动机器人感应模块
  • 导引头前端

3 说明

8 位 AFE439A2、10 位 AFE539A4 和 12 位 AFE639D2 (AFE39xx) 是使用电压或 PWM 输出进行热电冷却 (TEC) 控制的智能模拟前端 (AFE)。AFE639D2 支持使用 I2C 控制器接口连接外部数字温度传感器。AFE639D2 和 AFE539A4 支持电压输出，AFE439A2 支持 PWM 输出。AFE39xx 支持用于故障管理的比较器通道。这些器件还支持高阻态断电模式，并且在断电期间支持 DAC 通道上的高阻态输出。这些器件具有已预编程为比例积分 (PI) 控制器的集成状态机。AFE39xx 非常适合用于 TEC 控制、温度控制和动态余量控制应用。AFE39xx 集成了高级功能、内部基准和 NVM，使这款智能 AFE 能够用于无处理器 的应用并支持重用设计。

器件信息
器件型号 分辨率 封装(1)
AFE439A2 8 位 WQFN (16)
AFE539A4 10 位
AFE639D2 12 位
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
GUID-20210701-CA0I-33FF-3CZV-NQ6GSHZ7L4NC-low.svg使用 AFE539A4 进行热电冷却 (TEC) 控制

4 修订历史记录

Date Letter Revision History Changes Intro HTML* (August 2021)to RevisionA (June 2023)

  • 将器件数据表状态从“预告信息（预发布）”更改为“量产数据（正在供货）”Go

5 引脚配置和功能

GUID-20230619-SS0I-VRH5-MPDR-6N2WXM9S1TPF-low.svg图 5-1 AFE639D2：RTE 封装，16 引脚 WQFN（顶视图）
表 5-1 引脚功能：AFE639D2
引脚 类型 说明
编号 名称
1 FB0 输入 DAC 通道 0 的电压反馈输入。将此引脚连接到 OUT0 以实现闭环放大器输出。
2 OUT0 输出 DAC 通道 0 的模拟输出。
3 NC — 未连接。
4 NC — 未连接。
5 NC/SDO/SDA2 输入/输出 目标模式：此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能，通过外部上拉电阻器将此引脚连接到 IO 电压。
控制器模式：双向 I2C 串行数据总线。
6 SCL/SYNC 输入 目标模式：I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI/SCL2 输入/输出 目标模式：I2C 目标模式下的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中，将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。在 SDI 功能中，此引脚不需要端接。
控制器模式：I2C 串行接口时钟输出。
8 SDA/SCLK 输入/输出 目标模式：双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
9 NC — 未连接。
10 NC — 未连接。
11 NC — 未连接。
12 AIN1 输入 比较器的模拟输入。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器（约 1.5μF）。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压：1.8V 至 5.5V。
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF/MODE 和 AGND 之间连接一个电容器（约 0.1μF）。当外部基准未使用时，应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时，需确保基准电压在 VDD 之后斜升。在接口选择模式下：
将此引脚拉至低电平可启用 I2C 目标或 SPI 通信。
将此引脚拉至高电平可启用 I2C 控制器模式。
— 散热焊盘 接地 将散热焊盘连接至 AGND。
GUID-20230619-SS0I-6TFV-67LD-BGWRH2P8JTNN-low.svg图 5-2 AFE539A4：RTE 封装，16 引脚 WQFN（顶视图）
表 5-2 引脚功能：AFE539A4
引脚 类型 说明
编号 名称
1 AEN 输入 ADC 硬件使能引脚。通过上拉电阻器将此引脚连接到 VDD。
2 NC — 未连接。
3 NC — 未连接。
4 AIN2 输入 比较器的模拟输入。不使用时，将此引脚拉至 VDD 或 AGND。
5 NC/SDO 输出 此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能，通过外部上拉电阻器将此引脚连接到 IO 电压。
6 SCL/SYNC 输入 I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI 输入 用于 I2C 的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中，将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。
在 SDI 功能中，此引脚不需要端接。
8 SDA/SCLK 输入/输出 双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
9 FB1 输入 DAC 通道 1 的电压反馈输入。将此引脚连接到 OUT1 以实现闭环放大器输出。
10 OUT1 输出 DAC 通道 1 的模拟输出。
11 NC — 未连接。
12 AIN0 输入 ADC 通道 0 的模拟输入。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器（约 1.5μF）。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压：1.8V 至 5.5V
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF 和 AGND 间连接一个电容器（约 0.1μF）。当外部基准未使用时，应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时，需确保基准电压在 VDD 之后斜升。在接口选择模式下：
将此引脚拉至低电平可启用 I2C/SPI 通信。
将此引脚拉至高电平可启用独立模式。
— 散热焊盘 接地 将散热焊盘连接至 AGND。
GUID-20230619-SS0I-V88V-VDZM-VXCHVTT1QQLJ-low.svg图 5-3 AFE439A2：RTE 封装，16 引脚 WQFN（顶视图）
表 5-3 引脚功能：AFE439A2
引脚 类型 说明
编号 名称
1 AEN 输入 ADC 硬件使能引脚。通过上拉电阻器将此引脚连接到 VDD。
2 AIN0 输入 ADC 通道 0 的模拟输入。
3 NC — 未连接。
4 NC — 未连接。
5 NC/SDO 输出 此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能，通过外部上拉电阻器将此引脚连接到 IO 电压。
6 SCL/SYNC 输入 I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI/DIR 输入 编程模式：用于 I2C 的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中，将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。在 SDI 功能中，此引脚不需要端接。
独立模式：方向输出。
8 SDA/SCLK/PWM 输入/输出 编程模式：双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
独立模式：PWM 输出。
9 NC — 未连接。
10 NC — 未连接。
11 NC — 未连接。
12 AIN1 输入 比较器的模拟输入。不使用时，将此引脚拉至 VDD 或 AGND。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器（约 1.5μF）。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压：1.8V 至 5.5V
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF 和 AGND 间连接一个电容器（约 0.1μF）。当外部基准未使用时，应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时，需确保基准电压在 VDD 之后斜升。在接口选择模式下：
将此引脚拉至低电平可启用 I2C/SPI 通信。
将此引脚拉至高电平可启用独立模式。
— 散热焊盘 接地 将散热焊盘连接至 AGND。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)
最小值 最大值 单位
VDD 电源电压，VDD 至 AGND –0.3 6 V
数字输入至 AGND -0.3 VDD + 0.3 V
VFBX 至 AGND -0.3 VDD + 0.3 V
VOUTX 或 AINX 至 AGND -0.3 VDD + 0.3 V
VREF 外部基准，VREF 至 AGND -0.3 VDD + 0.3 V
流入除 OUTx、VDD 和 AGND 引脚以外的任何引脚的电流 -10 10 mA
TJ 结温 -40 150 °C
Tstg 贮存温度 –65 150 °C
(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

值 单位
V(ESD) 静电放电 人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001，所有引脚(1) ±2000 V
充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚(2) ±500
(1) JEDEC 文件 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
(2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）
最小值 标称值 最大值 单位
VDD 提供给接地端 (AGND) 的正电源电压 1.7 5.5 V
VREF 提供给接地端 (AGND) 的外部基准电压 1.7 VDD V
VIH 数字输入高电压，1.7V < VDD ≤ 5.5V 1.62 V
VIL 数字输入低电压 0.4 V
CCAP CAP 引脚上的外部电容器 0.5 15 μF
TA 环境温度 -40 125 °C

6.4 热性能信息

热指标(1) AFE439A2、AFE539A4、AFE639D2 单位
RTE (WQFN)
16 引脚
RθJA 结至环境热阻 49 °C/W
RθJC(top) 结至外壳（顶部）热阻 50 °C/W
RθJB 结至电路板热阻 24.1 °C/W
ΨJT 结至顶部特征参数 1.1 °C/W
ΨJB 结至电路板特征参数 24.1 °C/W
RθJC(bot) 结至外壳（底部）热阻 8.7 °C/W
(1) 有关新旧热指标的信息，请参阅半导体和 IC 封装热指标应用报告。

6.5 电气特性：电压输出

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，DAC 基准连接至 VDD，增益 = 1 ×，DAC 输出引脚 (OUT) 具有阻性负载（RL = 5kΩ 至 AGND）和容性负载（CL = 200pF 至 AGND），且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 AFE639D2 12 位
AFE539A4 10
INL 积分非线性(1) AFE639D2 -4 4 LSB
AFE539A4 -1 1
DNL 微分非线性(1) -1 1 LSB
零代码误差(2) 将 0d 编码至 DAC，外部基准，VDD= 5.5V 6 12 mV
将 0d 编码到 DAC 中，内部 VREF，增益 = 4 ×，
VDD = 5.5V		 6 15
零代码误差温度系数(2) ±10 µV/°C
偏移误差(2) 1.7V ≤ VDD < 2.7V，VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） -0.75 0.3 0.75 %FSR
2.7V ≤ VDD ≤ 5.5V，VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） –0.5 0.25 0.5
偏移误差温度系数(2) VFB 引脚短接至 VOUT，DAC 代码：32d（12 位分辨率）、8d（10 位分辨率） ±0.0003 %FSR/°C
增益误差(2) 介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率） –0.5 0.25 0.5 %FSR
增益误差温度系数(2) 介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率） ±0.0008 %FSR/°C
满量程误差(2) 1.7V ≤ VDD < 2.7V，DAC（满量程） -1 1 %FSR
2.7V ≤ VDD ≤ 5.5V，DAC（满量程） -0.5 0.5
满量程误差温度系数(2) DAC 处于满量程 ±0.0008 %FSR/°C
输出
输出电压 基准连接到 VDD 0 VDD V
CL 容性负载(3) RL = 无限，相位裕度 = 30° 200 pF
相位裕度 = 30° 1000
短路电流 VDD = 1.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 15 mA
VDD = 2.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 50
VDD = 5.5V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 60
输出电压余量(3) 至 VDD，DAC 输出空载，内部基准 = 1.21V，VDD ≥ 1.21V × 增益 + 0.2V 0.2 V
至 VDD 和 AGND，
DAC 输出空载，VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD		 0.8 %FSR
至 VDD 和 AGND，VDD = 5.5V 时 ILOAD = 10mA，VDD = 2.7V 时 ILOAD = 3mA，VDD = 1.8V 时 ILOAD = 1mA，
VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD		 10
ZO VFB 直流输出阻抗(4) DAC 输出已启用，内部基准（增益 = 1.5 × 或 2 ×）或 VDD 处的外部基准（增益 = 1 ×），VREF 引脚未短接至 VDD 400 500 600 kΩ
DAC 输出已启用，内部 VREF，增益 = 3 × 或 4 × 325 400 485
电源抑制比（直流） 内部 VREF，增益 = 2 ×，DAC 处于中标度，
VDD = 5V ±10%		 0.25 mV/V
动态性能
tsett 输出电压建立时间 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V 20 µs
1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V，内部 VREF，增益 = 4 × 25
转换率 VDD = 5.5V 0.3 V/µs
加电干扰幅度 启动时，DAC 输出被禁用 75 mV
启动时，DAC 输出被禁用，RL = 100kΩ 200
输出使能干扰幅度 DAC 输出从禁用至启用，DAC 寄存器处于零标度，RL = 100kΩ 250 mV
Vn 输出噪声电压（峰峰值） f = 0.1Hz 至 10Hz，DAC 位于中标度，VDD = 5.5V 50 µVPP
内部 VREF，增益 = 4 ×，f = 0.1Hz 至 10Hz，
DAC 处于中标度，VDD = 5.5V		 90
输出噪声密度 f = 1kHz，DAC 位于中标度，VDD = 5.5V 0.35 µV/√Hz
内部 VREF，增益 = 4 ×，f = 1kHz，DAC 处于中标度，VDD = 5.5V 0.9
电源抑制比（交流）(4) 内部 VREF，增益 = 4 ×，200mV 50Hz 或 60Hz 正弦波叠加在电源电压上，DAC 处于中标度 -68 dB
代码变化干扰脉冲 围绕中标度的 ±1LSB 变化（包括馈通） 10 nV-s
代码变化干扰脉冲幅度 围绕中标度的 ±1LSB 变化（包括馈通） 15 mV
(1) 在 DAC 输出空载的情况下测量。对于外部基准和内部基准 VDD ≥ 1.21 × 增益 + 0.2V，介于终点代码：32d 至 4064d（12 位分辨率）、8d 至 1016d（10 位分辨率）。
(2) 在 DAC 输出空载的情况下测量。
(3) 根据设计和特征确定；未经生产测试。
(4) 当使用内部基准时，相对于基准值以 200mV 余量指定。

6.6 电气特性：比较器模式

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，基准连接至 VDD，增益 = 1 ×，且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
静态性能
偏移误差(1) (2) 1.7V ≤ VDD ≤ 5.5V，DAC 处于中标度，比较器输入处于高阻态，且 DAC 采用外部基准运行。 -5 0 5 mV
偏移误差时间漂移(1) VDD = 5.5V，外部基准，TA = 125°C，AIN 处于高阻态模式，DAC 处于满量程且 VAIN 为 0V 或 DAC 处于零标度且 VAIN 为 1.84V，10 年连续运行的额定漂移 4 mV
输出
输入电压 VREF 连接到 VDD，AIN 电阻器网络连接到接地 0 VDD V
VREF 连接到 VDD，AIN 电阻器网络断开接地 0 VDD (1/3 – 1/100)
VOL 逻辑低输出电压 ILOAD = 100μA，输出处于开漏模式 0.1 V
动态性能
tresp 输出响应时间 DAC 处于中标度且具有 10 位分辨率，AIN 输入处于高阻态，AIN 节点处的转换步长为 (VDAC – 2LSB) 至 (VDAC + 2LSB)，转换时间在输出的 10% 至 90% 之间测得，输出电流为 100μA，比较器输出配置为推挽模式，DAC 输出的负载电容器为 25pF 10 µs
(1) 根据设计和特征确定；未经生产测试。
(2) 此规格不包括 DAC 的总体未调误差 (TUE)。

6.7 电气特性：ADC 输入

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，基准连接至 VDD，增益 = 1 ×，且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
分辨率 AFE539A4 10 位
AFE439A2 8
INL 积分非线性(1) (2) -2 2 LSB
DNL 微分非线性(1) (2) -1 1 LSB
偏移误差(1) (2) (3) 1.7V ≤ VDD < 2.7V -5 0 5 mV
2.7V ≤ VDD ≤ 5.5V -5 0 5
增益误差(1) (2) (3) -1 1 %FSR
输入电压 外部 VREF = VDD，模拟输入衰减为 1 0 VDD V
数据速率(2) ADC 平均设置为 4 个样本 1406 2008 SPS
采样电容器 10 pF
(1) 对于外部基准和内部基准 VDD ≥ 1.21 × 增益 + 0.2V，介于终点代码：8d 至 1016d（10 位分辨率）、2d 至 254d（8 位分辨率）。
(2) 根据设计和特征确定；未经生产测试。
(3) 在模拟输入处于中标度、高阻态输入配置和采用外部基准的条件下测得。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale