ZHCSLL4A December   2021  – December 2025 DP83TC814R-Q1 , DP83TC814S-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 诊断工具套件
        1. 7.3.1.1 信号质量指示器
        2. 7.3.1.2 静电放电检测
        3. 7.3.1.3 时域反射法
        4. 7.3.1.4 电压感测
        5. 7.3.1.5 BIST 和环回模式
          1. 7.3.1.5.1 数据生成器和校验器
          2. 7.3.1.5.2 xMII 环回
          3. 7.3.1.5.3 PCS 环回
          4. 7.3.1.5.4 数字环回
          5. 7.3.1.5.5 模拟环回
          6. 7.3.1.5.6 反向环回
      2. 7.3.2 合规性测试模式
        1. 7.3.2.1 测试模式 1
        2. 7.3.2.2 测试模式 2
        3. 7.3.2.3 测试模式 4
        4. 7.3.2.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 断电
      2. 7.4.2 复位
      3. 7.4.3 待机
      4. 7.4.4 正常
      5. 7.4.5 媒体相关接口
        1. 7.4.5.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.5.2 自动极性检测和校正
        3. 7.4.5.3 Jabber 检测
        4. 7.4.5.4 交错检测
      6. 7.4.6 MAC 接口
        1. 7.4.6.1 媒体独立接口
        2. 7.4.6.2 简化媒体独立接口
        3. 7.4.6.3 简化千兆位媒体独立接口
        4. 7.4.6.4 串行千兆位媒体独立接口
      7. 7.4.7 串行管理接口
        1. 7.4.7.1 直接寄存器访问
        2. 7.4.7.2 扩展寄存器空间访问
        3. 7.4.7.3 写入操作(无后增量)
        4. 7.4.7.4 读取操作(无后增量)
        5. 7.4.7.5 写入操作(有后增量)
        6. 7.4.7.6 读取操作(有后增量)
    5. 7.5 编程
      1. 7.5.1 搭接配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC814 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

电源相关建议

DP83TC814S-Q1 能在宽 IO 电源电压范围(3.3V、2.5V 或 1.8V)内运行。不需要电源时序控制。请注意,在 VDDA 与 VDDIO 保持稳定之前,不得驱动输入引脚。推荐的电源去耦网络如下图所示:为了改善传导发射,可以在电源和 PHY 去耦网络之间放置一个可选的铁氧体磁珠。

典型的应用方框图以及电源和外设如下所示。

DP83TC814S-Q1 DP83TC814R-Q1 带外设的典型应用图 9-9 带外设的典型应用

当 VDDIO 和 VDDMAC 分开时,两个电压轨必须具有包含铁氧体磁珠、0.47µF 和 0.01µF 电容的专用网络。

电流消耗详述

下表重点介绍了在工作模式下每个电源轨的功耗详情,特别着重介绍电流在 VDDMAC 和 VDDIO 之间的分配。

表 9-4 工作模式电流消耗
电压轨电压 (V)最大电流 (mA)1
MII
VDDA3.363
VDDIO3.34
2.53
1.82
VDDMAC3.320
2.515
1.811

VDDA(引脚 7)

3.32
RMII
VDDA3.363
VDDIO3.36
2.54
1.83
VDDMAC3.317
2.513
1.810

VDDA(引脚 7)

3.32
RGMII
VDDA3.363
VDDIO3.34
2.53
1.82
VDDMAC3.317
2.513
1.810

VDDA(引脚 7)

3.32
SGMII
VDDA3.395
VDDIO3.34
2.53
1.82
VDDMAC3.38
2.56
1.84

VDDA(引脚 7)

3.32
  1. 进行主动数据通信时,不同电压、温度和过程中测得的电流消耗。