ZHCAGA0 July 2026 AWR2188
T_ML_MSS_DATAPATH_CFG 中的c_HsIfALaneConfig 与w_LaneCfg参数用于配置AWR2188的CSI2引脚功能。
c_HsIfALaneConfig参数用于使能CSI2单个或多个数据通道。为获得最大的CSI2数据吞吐，通常用户会使能所有数据通道。但若后端芯片支持的通道数有限，AWR2188可以通过减少使能的通道数来配合使用。
w_LaneCfg参数用于将CSI2通道与具体功能匹配，并设置各通道的极性。用户的硬件引脚连接设计和软件配置需要匹配，同时结合后端芯片的要求设置正确的通道极性，以获取正确的CSI2数据。
上一章节提到的AWR2188卫星雷达参考设计的CSI2连接，基于表 3-1 与 表 3-2 所示的CSI2引脚功能配置。
| Bit 位 | 通道匹配 | 设置 | 含义 |
|---|---|---|---|
| BIT[0] | 通道0 | 1 | 使能通道0 |
| BIT[1] | 通道1 | 1 | 使能通道1 |
| BIT[2] | 通道2 | 1 | 使能通道2 |
| BIT[3] | 通道3 | 1 | 使能通道3 |
| BIT[7:4] | 保留位 | / | / |
| 参数 | 位 | 值 | 含义 |
|---|---|---|---|
| 通道0所在位置 | BIT[2:0] | 1 | 位置1 |
| 通道0极性 | BIT[3] | 0 | 通道0的极性顺序：正->负 |
| 通道1所在位置 | BIT[6:4] | 2 | 位置2 |
| 通道1极性 | BIT[7] | 0 | 通道1的极性顺序：正->负 |
| 通道2所在位置 | BIT[10:8] | 4 | 位置4 |
| 通道2极性 | BIT[11] | 0 | 通道2的极性顺序：正->负 |
| 通道3所在位置 | BIT[14:12] | 5 | 位置5 |
| 通道3极性 | BIT[15] | 0 | 通道3的极性顺序：正->负 |
| 时钟所在位置 | BIT[18:16] | 3 | 位置3 |
| 时钟极性 | BIT[19] | 0 | 时钟极性顺序：正->负 |
| 保留 | BIT[31:19] | / | 保留 |