T_ML_MSS_DATAPATH_CFG 中的c_RxInterleaveCtrl，c_HsiMode，z_HsiAChirpDataCfgLst参数与CSI2输出数据内容/格式相关。

c_RxInterleaveCtrl用于设置接收通道的交织模式控制。AWR2188只支持非交织模式（non-interleaved），该参数相应设置为1。下面给出非交织模式数据数据输出的示例，Rx0、Rx1、Rx2、 Rx3、 Rx4、Rx5、Rx6、 Rx7分别表示不同的接收通道。接收通道后面的数字表示该通道采样点数。每个chirp的采样点数为N+1，例如：

Rx00 Rx01 Rx02 Rx03.....Rx0N Rx10 Rx11 Rx12 Rx13.......Rx3N

c_HsiMode用于指定CSI2数据输出的内容，正常的发波时使用0xAA（传感器数据模式）。

z_HsiAChirpDataCfgLst是AWR2188在传感器模式（sensor mode）下的配置表。该配置表用于指定每个 chirp数据通过CSI2接口输出的具体形式。 每个 CSI2 长包都有对应的链表（Linked List）条目描述，最多支持16个链表条目。每个链表条目的内容可以用户指定，主要包括：

• 是否在CSI2数据包中包含Hsync start或者Hsync end （即CSI2里的line start/end短包)；
• 是否包含Long package header；
• 使用的虚拟通道号（VC channel）；
• CSI2上的数据格式，如RAW8 (ADC 16位)，RAW12 （ADC 12位）或RAW14（ADC 14位）；
• CBUFF 的数据格式；
• 长包中的内容，例如，接收通道（RX0–RX7），CP（chirp profile）和CQ（chirp quality）。

一般建议用户至少配置8个z_HsiAChirpDataCfgLst实例，用于指定8个接收通道（RX）数据的输出格式，当包含CP或CQ数据时，则需要添加额外实例。表 3-4 和 表 3-5 分给给出16位 ADC（含CP）和12位ADC的部分链表参考配置示例.

AWR2188的CSI2输出配置灵活，能够更好地适配不同的后端芯片，例如加串器，处理器等。如果后端芯片对CSI2帧的每行数据大小有限制，用户可以将一个chirp的数据分成两行或者多行输出，以降低少每行数据量，确保后端芯片能够正常接收。每个长包会产生约3us的CSI协议开销。将chirp数据分多行输出时，需要考虑该开销，适当延长chirp idle time（chirp空闲时间）。表 3-6 展示了将一个chirp的8个接收通道的数据通过两行输出的配置方案，在这个方案中，Rx0至Rx3的数据为一行，Rx4至Rx7的数据为额外的一行。