ZHCAF87 April   2025 CDC6C-Q1 , LMK3C0105-Q1 , LMK3H0102-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2FPD-Link REFCLK 要求和抖动定义
    1. 2.1 FPD-Link III REFCLK 要求
    2. 2.2 FPD-Link IV REFCLK 要求
  6. 3FPD-Link 时钟选择指南
  7. 4EMI 注意事项
  8. 5总结
  9. 6参考资料

FPD-Link III REFCLK 要求

根据系统中使用的成像仪或摄像头像素时钟 (PCLK) 频率,FPD-Link III 器件需要不同的 REFCLK 频率。同样,时域抖动规格取决于 PCLK 频率、UI 和各种链接配置设置。下面的汇总列出了所有需要外部 REFCLK 的 FPD-Link III 器件的时域和频域抖动限制以及 UI 定义。所有器件都可以支持频率精度为 ±50ppm 的标准 1.8V LVCMOS 时钟输入。对于时域抖动测量,需要在抖动分析软件工具中配置自定义二阶 PLL 模型。以下环路带宽、低通滤波器和 BER 设置用于所有 FPD-Link III 器件的时域抖动分析:

方程式 1. LPF= fOSC20
方程式 2. CDR PLL LBW= fOSC15
方程式 3. BER=10-10

DS90UB933-Q1 和 DS90UB633A-Q1 UI 定义和时域抖动限制

方程式 4. 10-bit Mode:UI= 1fPCLK2×28
方程式 5. 12-bit Mode:UI= 1fPCLK×23×28
方程式 6. Jitter limit=0.45×UI

DS90UB913A-Q1 和 DS90UB913Q-Q1 UI 定义和时域抖动限制

方程式 7. 10-bit Mode:UI= 1fPCLK2×28
方程式 8. 12-bit HF Mode:UI= 1fPCLK×23×28
方程式 9. 12-bit LF Mode:UI= 1fPCLK×28
方程式 10. Jitter limit=0.1×UI

DS90UB935-Q1 DS90UB953-Q1、DS90UB953A-Q1 和 DS90UB635-Q1 UI 定义和时域抖动限制

方程式 11. UI= 1fOSC
方程式 12. Jitter limit=0.05×UI

DS90UB954-Q1、DS90UB936-Q1、DS90UB958-Q1 和 DS90UB638-Q1 频域抖动限制

相位噪声集成范围:200kHz 至 10MHz

抖动限制 = 50ps 峰峰值

DS90UB960-Q1、DS90UB962-Q1 和 DS90UB662-Q1 频域抖动限制

相位噪声集成范围:200kHz 至 10MHz

抖动限制 = 50ps 峰峰值

DS90Ux941AS-Q1 UI 定义和时域抖动限制

方程式 13. Single-link Mode:UI= 1fPCLK×35
方程式 14. Dual-link Mode:UI= 1fPCLK2×35
方程式 15. Jitter limit=0.028×UI