ZHCAF09E July   1994  – July 2021

 

  1.   1
  2.   慢速或浮点 CMOS 输入的影响
  3.   商标
  4. 1慢速或浮点 CMOS 输入的影响
  5. 2慢速输入边沿速率
  6. 3关于设计更可靠系统的建议
  7. 4总线控制
  8. 5上拉或下拉电阻器
  9. 6总线保持电路
  10. 7总结
  11. 8修订历史记录

上拉或下拉电阻器

当禁用总线的时间超过最大允许时间时,应采用其他方法来防止元件损坏或过热。应分别使用一个上拉或下拉电阻连接到 VCC 或 GND,以使总线保持在所定义的状态。电阻器的大小起着重要作用,如果未正确选择电阻,可能会出现问题。一般情况下,建议使用 1kΩ 至 10kΩ 的电阻器。选择上拉或下拉电阻器时,不得违反最大输入转换时间(见 表 1-1)。否则,元件可能会振荡,或者器件的可靠性可能会受到影响。

 具有已定义电平的非活动总线模式图 5-1 具有已定义电平的非活动总线模式

假设低电平有效总线进入高阻抗状态,如 图 5-1 中所示。CT 表示器件加上总线线路电容,R 表示 VCC 的上拉电阻。所需的电阻器值可按 方程式 2 所示进行计算。

方程式 2.

其中

  • V (t) = 2V,时间 t 时的最小电压
  • VI = 0.5V,初始电压
  • VCC = 5V
  • CT = 总电容
  • R = 上拉电阻器
  • t = 数据表中指定的最大输入上升时间(见 表 1-1)。

求解 R,公式变为:

方程式 3.

对于一条总线上有多个收发器:

方程式 4.

其中

  • C = 单个元件和布线电容
  • N = 连接到总线的元件数量

假设有两个元件连接到总线,每个元件的电容 C = 15pF,需要 10ns/V 的最大上升时间,输入 (2V) 的总上升时间为 t = 15ns,则电阻器最大值可通过 方程式 5 计算得出:

方程式 5.

对于交流供电的系统,建议使用这种上拉电阻器方法;但是,不建议用于对功耗敏感的电池供电设备。而是应使用下一节中讨论的总线保持功能。使用上拉电阻器的总体优势在于,当总线悬空时,这些电阻器可确保所定义的电平,并有助于消除部分线路反射,因为电阻器也可以用作总线终端。